Toán tử bitwise và toán tử reduction trong Verilog

Hai vai trò cho cùng một ký hiệu

&, |, ^ và các dạng đảo của chúng xuất hiện dưới hai dạng khác nhau:

• Dạng hai ngôi (hai toán hạng): a & b, phép toán theo từng bit giữa hai vector cùng độ rộng.
• Dạng một ngôi (một toán hạng): &a, thu gọn (reduction) tất cả các bit của a thành một bit duy nhất.

Trình biên dịch phân biệt chúng bằng cách đếm số toán hạng. Theo cách gọi thông thường, dạng hai ngôi là "toán tử bitwise" và dạng một ngôi là "toán tử reduction".

Bitwise: từng bit một

module bitwise;
    wire [7:0] a = 8'b1100_1010;
    wire [7:0] b = 8'b0101_1100;

    initial begin
        $display("a    = %b", a);
        $display("b    = %b", b);
        $display("a & b = %b", a & b);   // bitwise AND
        $display("a | b = %b", a | b);   // bitwise OR
        $display("a ^ b = %b", a ^ b);   // bitwise XOR
        $display("~a    = %b", ~a);      // bitwise NOT (one operand)
        $display("a ~^ b = %b", a ~^ b); // bitwise XNOR
        $finish;
    end
endmodule

Bộ đầy đủ:

Lưu ý ~&, ~|, ~^ được viết với dấu ngã trước và toán tử sau. Mỗi cái là một token duy nhất, không có khoảng trắng ở giữa.

Khi hai toán hạng có độ rộng khác nhau, toán hạng hẹp hơn được mở rộng bằng số 0 ở bên trái cho khớp. Nếu muốn mở rộng theo bit dấu, hãy dùng toán hạng có dấu một cách tường minh với $signed().

Reduction: từ nhiều bit thành một

Dạng một ngôi của cùng các toán tử đó thu gọn một vector thành một bit duy nhất:

module reduction;
    wire [7:0] data1 = 8'b1111_1111;
    wire [7:0] data2 = 8'b0000_0001;
    wire [7:0] data3 = 8'b0101_0101;
    wire [7:0] data4 = 8'b0000_0000;

    initial begin
        $display("data = %b   &data  |data  ^data  $isunknown", data1);
        $display("       %b      %b     %b     %b", data1, &data1, |data1, ^data1);
        $display("       %b      %b     %b     %b", data2, &data2, |data2, ^data2);
        $display("       %b      %b     %b     %b", data3, &data3, |data3, ^data3);
        $display("       %b      %b     %b     %b", data4, &data4, |data4, ^data4);
        $finish;
    end
endmodule

Ý nghĩa của từng toán tử:

• &data trả về 1 nếu tất cả các bit của data đều là 1, ngược lại trả về 0. Hữu ích để kiểm tra "giá trị này có toàn bit 1 không?".
• |data trả về 1 nếu có bit nào đó của data là 1, ngược lại trả về 0. Hữu ích để kiểm tra "giá trị này có khác 0 không?".
• ^data trả về parity, tức XOR của tất cả các bit. Là 1 nếu số bit 1 là lẻ, 0 nếu chẵn.
• ~&data, ~|data, ~^data là dạng đảo của các toán tử trên.

Bạn sẽ gặp chúng ở khắp nơi trong code thực tế:

wire empty       = ~|fifo_count;       // empty iff count is zero
wire all_ones    = &mask;              // all bits set
wire parity_bit  = ^data;              // parity of a byte
wire any_request = |request_vector;    // is anything requested?

Dạng reduction ngắn gọn và được tổng hợp thành các cây cổng logic dễ thấy: & thành một cổng AND nhiều đầu vào, | thành một cổng OR nhiều đầu vào, ^ thành một cây XOR (cũng chính là bộ tạo parity trong phần cứng).

Các mẫu thường gặp

Bật và xóa bit

wire [7:0] data;
wire [7:0] mask = 8'b0000_1000;

wire [7:0] set     = data | mask;     // forces bit 3 to 1
wire [7:0] cleared = data & ~mask;    // forces bit 3 to 0
wire [7:0] toggled = data ^ mask;     // flips bit 3
wire [7:0] tested  = data & mask;     // zero if bit 3 was 0, non-zero otherwise

Đây là những cách thao tác bit giống như bạn dùng trong C. Chúng được tổng hợp thành các phép toán chỉ cần một cổng.

Kiểm tra một giá trị có toàn bit 1 không

wire is_max = &counter;       // 1 if every bit of counter is 1

Một phép reduction AND với một cổng, so với cách viết counter == 8'hFF (cách này cũng dùng được; công cụ tổng hợp thường tạo ra phần cứng giống hệt nhau).

Tạo bit parity

module parity_demo;
    reg  [7:0] data;
    wire       parity = ^data;          // even parity bit
    wire       odd_parity = ~^data;     // odd parity bit

    initial begin
        for (integer i = 0; i < 8; i = i + 1) begin
            data = 8'd1 << i;
            #1 $display("data=%b parity=%b odd=%b", data, parity, odd_parity);
        end
        $finish;
    end
endmodule

Phát hiện có tín hiệu nào đang hoạt động

wire any_pending = |request_vector;

Nếu request_vector rộng (giả sử 64 nguồn yêu cầu), phép reduction OR thu gọn nó thành một tín hiệu duy nhất mà bạn có thể đưa vào bộ mã hóa ưu tiên hoặc bộ phân xử.

Toán tử dịch bit

Nhân tiện nói về toán tử cấp bit, đây là các phép dịch:

• a << N dịch a sang trái N vị trí bit, điền số 0 vào bên phải.
• a >> N dịch a sang phải N vị trí bit, điền số 0 vào bên trái.
• a <<< N dịch trái số học (giống << với số không dấu).
• a >>> N dịch phải số học: điền bằng bit dấu khi a là số có dấu.

module shifts;
    initial begin
        $display("8'b0011_1100 << 2 = %b", 8'b0011_1100 << 2);
        $display("8'b0011_1100 >> 2 = %b", 8'b0011_1100 >> 2);

        // Arithmetic right shift on signed value preserves sign:
        $display("8'sb1100_0000 >>> 2 = %b", $signed(8'sb1100_0000) >>> 2);
        $finish;
    end
endmodule

Dịch một lượng hằng số không tốn gì trong phần cứng (chỉ là đi dây lại). Dịch theo một biến thay đổi lúc chạy sẽ tạo ra một barrel shifter, lớn hơn nhưng vẫn rẻ.

Tiếp theo là gì

Giờ bạn đã gặp mọi toán tử trả về một giá trị đơn. Tài liệu tiếp theo, Nối và nhân bản, nói về cú pháp {} và {N{...}} để ghép các mảnh thành vector rộng hơn, thứ bạn sẽ dùng liên tục khi kết nối các module có độ rộng khác nhau.