Học Verilog

Verilog là một ngôn ngữ mô tả phần cứng (HDL), dùng để thiết kế và mô phỏng mạch số: FPGA, ASIC và các con chip bên trong hầu hết thiết bị hiện đại. Kỹ sư mô tả hành vi phần cứng bằng Verilog, mô phỏng để kiểm chứng tính đúng đắn, rồi tổng hợp thành các cổng logic và flip-flop thật. Đây là ngôn ngữ chủ lực ở các công ty như Intel, AMD, NVIDIA, Apple, Qualcomm và phần lớn các công ty làm FPGA.

Verilog trông khá giống C, nhưng cách tư duy hoàn toàn khác: bạn mô tả phần cứng chạy song song, không phải phần mềm chạy từng dòng một. Cú pháp thì dễ; cái khó là suy nghĩ theo wire, register và sườn xung clock thay vì biến và lời gọi hàm. Khóa học đưa bạn vào tư duy phần cứng từ từ, bắt đầu với logic tổ hợp đơn giản rồi tiến dần lên always block theo clock, máy trạng thái hữu hạn và testbench hoàn chỉnh.

Cả hai đều là HDL phổ biến và làm cùng một việc. Verilog (và phiên bản kế tiếp là SystemVerilog) chiếm ưu thế trong ngành bán dẫn Mỹ, ở các công ty chip lớn và trong phần lớn quy trình kiểm chứng hiện đại. VHDL phổ biến hơn trong công nghiệp châu Âu, hàng không vũ trụ và quốc phòng. Nếu chưa nhắm tới nhà tuyển dụng cụ thể nào, Verilog là HDL đầu tiên an toàn hơn: cú pháp gần với C hơn và có hệ sinh thái công cụ miễn phí cùng thiết kế mã nguồn mở lớn hơn.

Có. Verilog (hoặc VHDL, và ngày càng nhiều là SystemVerilog) là cách bạn mô tả những gì FPGA thực sự làm. Các công cụ của nhà sản xuất như Vivado, Quartus và Lattice Radiant đều nhận Verilog/SystemVerilog làm đầu vào. Có tồn tại tổng hợp mức cao (HLS) và công cụ trực quan, nhưng bất cứ thứ gì vượt quá một dự án đồ chơi trên FPGA rồi cũng sẽ được viết hoặc đọc bằng Verilog.

Phần cơ bản của Verilog, gồm module, port, wire, register, toán tử và always block đơn giản, mất từ hai đến ba tuần luyện tập mỗi ngày. Để thành thạo máy trạng thái hữu hạn, testbench và các dự án trong khóa học này (half adder, multiplexer, FSM đèn giao thông, UART) thường cần thêm từ một đến hai tháng. Bước tiếp theo, chạy thiết kế trên một bo mạch FPGA thật, là một chặng học riêng bên cạnh bản thân ngôn ngữ.

Có. Khóa học Verilog tương tác này miễn phí: đầy đủ bài học, bài tập viết code, testbench mô phỏng và giấy chứng nhận. Verilog được biên dịch và mô phỏng trên máy chủ, nên bạn không cần cài Icarus Verilog, Vivado hay bất kỳ bộ công cụ FPGA nào trên máy để bắt đầu viết HDL thật.

Có. Hoàn thành khóa học Verilog, bạn nhận giấy chứng nhận hoàn thành miễn phí. Một minh chứng có thể xác minh, để thêm vào CV hoặc chia sẻ trên LinkedIn cùng các dự án FPGA, thiết kế RTL hay testbench bạn đã làm.