סיכום — מונה אירועים
חלק מהיחידה תכנון RTL ואימות במסלול ה-Verilog של Coddy. שיעור 20 מתוך 38.
אתגר
בינוניספור מעברים עולים שנדגמו של sig סינכרוני במונה בן 4 סיביות count. רווי ב־15. rst סינכרוני מאפס את המונה ואת הרמה הקודמת. sig גבוה מיד לאחר האיפוס נספר כאירוע עולה. עמודות הפלט: count. כל אותות הבקרה והנתונים יציבים לפני כל חזית שעון עולה; התוצאות נצפות לאחר מכן.
השלם את design.v ושמור על שמות המודולים והיציאות שלו. testbench.v הנעול מספק שינויים בקלט ומדפיס את הפלטים לאחר שהתייצבו. הוא בוחר תרחיש באמצעות ארגומנט לסימולטור, כגון +CASE=1; אין צורך בקלט סטנדרטי. אל תוסיף הדפסה, השהיות או סיום סימולציה לתכנון. הפלט הצפוי הוא שורה אחת של ערכים עשרוניים לכל תצפית, מופרדים ברווח אחד ומסתיימים בירידת שורה.
נסו בעצמכם
module dut (input clk, input rst, input sig, output reg [3:0] count);
// החליפו את מציין המקום הזה בתכנון שלכם.
initial count = 0;
endmoduleכל השיעורים ביחידה תכנון RTL ואימות
1RTL קומבינטורי אמין
ערכי ברירת מחדל מונעים נעילותמקודדי עדיפותאימות One-Hotפענוח Case בטוחסיכום - נתב בקשות4RTL סדרתי מבוקר
עדיפות לאיפוס ולהפעלהמונה רוויצינור נתונים ואות תקפותזיהוי קצוות שנדגמוסיכום — מונה אירועים
2רוחבי מילה ואריתמטיקה עם סימן
שימור ביטי נשאהשוואות עם סימןהזזות ימינה אריתמטיותגלישה ורוויהסיכום - הפרש עם סימןתרגלו בעצמכם: קומפיילר Verilog אונליין