Özet - Olay Sayacı

Coddy'nin Verilog Journey'sinin RTL Tasarımı ve Doğrulama bölümünün bir parçası. Ders 20 / 38.

Görev

Orta

4 bitlik count içinde senkron sig sinyalinin örneklenen yükselen geçişlerini sayın. 15 değerinde doyuma ulaşın. Senkron rst, count değerini ve önceki seviyeyi temizler. Sıfırlamadan hemen sonra yüksek olan sig bir yükselen olay olarak sayılır. Çıktı sütunları: count. Tüm kontrol ve veri sinyalleri, her yükselen saat kenarından önce kararlıdır; sonuçlar sonrasında gözlemlenir.

design.v dosyasını tamamlayın ve modül adlarıyla portlarını koruyun. Kilitli testbench.v, giriş değişikliklerini sağlar ve değerler kararlı hâle geldikten sonra çıktıları yazdırır. +CASE=1 gibi bir simülatör argümanını kullanarak bir senaryo seçer; standart girdi gerekmez. Tasarıma yazdırma, gecikme veya simülasyon sonlandırma eklemeyin. Beklenen çıktı, her gözlem için boşlukla ayrılmış ve satır sonuyla biten bir ondalık değer satırıdır.

Kendin dene

module dut (input clk, input rst, input sig, output reg [3:0] count);
    // Bu yer tutucuyu kendi tasarımınızla değiştirin.
    initial count = 0;
endmodule