Doyumlu Sayaçlar
Coddy'nin Verilog Journey'sinin RTL Tasarımı ve Doğrulama bölümünün bir parçası. Ders 17 / 38.
Fundamentals, döngüsel bir sayaç kullanıyordu. Doyumlu sayaç ise bunun yerine bir sınırda durur; bu, sınırlı sayımlar için kullanışlıdır. Aritmetik güncellemeye açık bir koruma ekleyin ve enable ile reset davranışlarını sınırdan bağımsız tutun.
İlgili alıntı; çevredeki bildirimler ve bağlantılar görevde sağlanmıştır.
always @(posedge clk) begin
if(rst) count <= 0;
else if(en && count != 15) count <= count + 1;
endMaksimum değer sıfıra sarılmak yerine korunur.
Bir sayacın taşmak yerine doygunluğa ulaşması gerektiğinde sınır güncellemelerini açıkça koruyun.
Görev
Orta4 bitlik bir doyumlu sayaç q oluşturun. Eşzamanlı rst sinyali onu temizler. Etkin kenarlar 15'e kadar artırır, ardından 15'te tutar; devre dışı kenarlar da değeri korur. Sıfırlama önceliklidir. Çıkış sütunları: q. Tüm kontrol ve veri sinyalleri her yükselen saat kenarından önce kararlıdır; sonuçlar daha sonra gözlemlenir.
design.v dosyasını tamamlayın ve modül adlarıyla portlarını koruyun. Kilitli testbench.v giriş değişikliklerini sağlar ve kararlı hâle geldikten sonra çıktıları yazdırır. +CASE=1 gibi bir simülatör bağımsız değişkenini kullanarak bir senaryo seçer; standart girdi gerekmez. Tasarıma yazdırma, gecikme veya simülasyonu sonlandırma eklemeyin. Beklenen çıktı, her gözlem için bir satır ondalık değerden oluşur; değerler tek bir boşlukla ayrılır ve satır sonunda yeni satır bulunur.
Kendin dene
module dut (input clk, input rst, input en, output reg [3:0] q);
// Bu yer tutucuyu kendi tasarımınızla değiştirin.
initial q = 0;
endmodule
Kendini test etBu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.
RTL Tasarımı ve Doğrulama bölümündeki tüm dersler
1Güvenilir Kombinasyonel RTL
Varsayılanlar Latch'leri ÖnlerÖncelikli KodlayıcılarOne-Hot DoğrulamaGüvenli Case Kod ÇözmeÖzet - İstek Yönlendirici4Kontrollü Ardışıl RTL
Reset ve Enable ÖnceliğiDoyumlu SayaçlarVeri ve Valid Boru HattıÖrneklenmiş Kenarları AlgılamaÖzet - Olay Sayacı
2Bit Genişlikleri ve İşaretli Aritmetik
Taşıma Bitlerini Korumakİşaretli KarşılaştırmalarAritmetik Sağa KaydırmalarTaşma ve DoygunlukÖzet - İşaretli Fark3Yeniden Kullanılabilir RTL
Kombinasyonel FonksiyonlarGenişlik Uyumlu ParametrelerGenerate DöngüleriKoşullu GenerateÖzet - Yeniden Kullanılabilir Bit Maskesi6Kendi Kendini Denetleyen Testbench'ler
Dört Durumlu DenetimlerYeniden Kullanılabilir Denetleyici GörevleriReferans Modelleri ve SkorlarSınır ve Kontrol KapsamıÖzet - Toplayıcı DenetimiKendi başına pratik yap: Online Verilog derleyicisi