Typ Wire

W Verilogu musimy zadeklarować, jakiego typu sygnału używamy. Najczęściej spotykanym typem jest wire.

wire reprezentuje fizyczne połączenie między komponentami. Przypomina prawdziwy przewód w obwodzie.

• Przewody nie mogą przechowywać wartości — jedynie przekazują wartości dalej
• Przewody są używane z instrukcjami assign
• Przewody służą do łączenia modułów

Deklarowanie przewodu

wire a;           // Przewód jednobitowy
wire b, c;        // Wiele przewodów w jednym wierszu

Jak działają przewody

module wire_example;
  wire x;
  reg y;
  
  assign x = y;  // x zawsze podąża za y
endmodule

x jest powiązane z y. Za każdym razem, gdy y się zmienia, x zmienia się natychmiast.

Przewody są powszechnie używane do łączenia wejść i wyjść:

module and_gate(
  input a,      // 'a' jest domyślnie typu wire
  input b,      // 'b' jest domyślnie typu wire
  output c      // 'c' jest domyślnie typu wire
);
  assign c = a & b;  // Wartość c jest określana przez to przypisanie
endmodule

W tym przykładzie a, b i c to przewody.

Przewody są „spoiwem”, które łączy różne części twojego obwodu!