Podsumowanie — formaty liczb
Część sekcji Podstawy ścieżki Verilog w Coddy. Lekcja 18 z 90.
Wyzwanie
Uzupełnij kod, wpisując poprawne wartości w określonych formatach.
Co zrobić:
- Ustaw
ajako 8-bitową liczbę binarną odpowiadającą liczbie dziesiętnej 170 (10101010) - Ustaw
bjako 8-bitową liczbę dziesiętną równą 255 - Ustaw
cjako 16-bitową liczbę szesnastkową równą FF - Ustaw
djako wartość 4-bitową, w której bit 2 ma wartość X (pozostałe mają wartość 1) - Ustaw
etak, aby wszystkie bity miały wartość Z (4 bity)
Spróbuj swoich sił
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // 8-bitowa liczba binarna dla 170
assign b = ______; // 8-bitowa liczba dziesiętna dla 255
assign c = ______; // 16-bitowa liczba szesnastkowa dla FF
assign d = ______; // 4-bitowa: bit 2 ma wartość X, pozostałe mają wartość 1
assign e = ______; // 4-bitowa: wszystkie bity mają wartość Z
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmoduleWszystkie lekcje w sekcji Podstawy
1Wprowadzenie
Czym jest VerilogSprzęt a oprogramowanieTwój pierwszy modułKomentarzePoziomy abstrakcji projektu4Operatory, część 1
Operatory arytmetyczneOperator moduloOperatory porównaniaPowtórka — prosta matematykaOperatory bitowe7Przypisania i bramki
Przypisanie ciągłePrzypisanie z operatoramiWbudowane prymitywy bramekBramki AND, OR i NOTBramki XOR i XNORPodsumowanie — układ z bramek logicznych10Podejmowanie decyzji
Instrukcja ifIf-elsePowtórka – prosty komparatorInstrukcja caseCaseX i CaseZPowtórka – projektowanie ALU13Odmierzanie czasu i opóźnienia
Czym są opóźnieniaOpóźnienia bramekOpóźnienia przypisańDyrektywa timescaleGenerowanie zegaraPodsumowanie — kontrola czasu2Typy danych
Typ WireTyp RegLiczby całkowite i rzeczywisteWektoryTabliceParametryPowtórka — deklarowanie sygnałów5Operatory — część 2
Operatory logiczneOperatory redukcjiOperatory przesunięciaOperator konkatenacjiOperator warunkowyPowtórzenie — wyzwanie z operatorami11Pętle
Pętla forPętla whilePętla repeatPętla nieskończonaInstrukcja wyłączaniaPowtórka — wzorce pętli3System liczbowy
Reprezentacja binarnaLiczby o określonej szerokościLiczby o nieokreślonej szerokościLiczby ujemneWartości specjalne X i ZPodsumowanie — formaty liczb6Moduły
Struktura modułuPorty wejściowe i wyjściowePorty dwukierunkoweInstancjonowanie modułuMapowanie portów według nazwMapowanie portów według kolejnościPodsumowanie — zbuduj moduł9Bloki proceduralne
Blok alwaysBlok initialLista czułościPrzypisanie blokującePrzypisanie nieblokującePodsumowanie — always a initial12Projekt multipleksera
Projekt multipleksera 2 do 1Projekt multipleksera 4 do 115Sterownik sygnalizacji świetlnej
Definiowanie stanówLogika maszyny stanówPoćwicz samodzielnie: Kompilator Verilog online