Maszyna stanów

Część sekcji Podstawy ścieżki Verilog w Coddy. Lekcja 88 z 90.

Wyzwanie

Maszyna stanów to układ, który może znajdować się w jednym z kilku stanów. W przypadku UART mamy różne stany dla każdego bitu: bezczynność, bit startu, bity danych 0–7 i bit stopu. Licznik bitów (cnt) informuje nas, w którym stanie jesteśmy. Na podstawie cnt decydujemy, jaką wartość wysłać na linię tx.

Masz licznik bitów z poprzedniej lekcji. Musisz go zmodyfikować, aby działał jako nadajnik UART.

Wartości bitów do wysłania (dla litery 'A')

cnt	wartość tx
0	1
1	0
2	1
3	0
4	0
5	0
6	0
7	0
8	1
9	0
10	1

Co należy zrobić

Dodaj wejście o nazwie start
Dodaj wyjście typu reg o nazwie tx
W bloku initial ustaw tx = 1 (stan bezczynności, poziom wysoki)
Zmień logikę licznika:
- Gdy cnt == 0 i start == 1, ustaw cnt <= 1 (rozpocznij transmisję)
- Gdy cnt ma wartość od 1 do 9, zwiększ go: cnt <= cnt + 1
- Gdy cnt == 10, wyzeruj go do 0

Spróbuj swoich sił

module uart_tx (
  input clk,
  output reg [3:0] cnt
);

  initial begin
    cnt = 0;
  end

  always @(posedge clk) begin
      cnt <= cnt + 1;
  end

endmodule