4-bitowy licznik

Część sekcji Podstawy ścieżki Verilog w Coddy. Lekcja 84 z 90.

Wyzwanie

Zbuduj 4-bitowy licznik, który liczy od 0 do 15, a następnie zawija się z powrotem do 0.

Interfejs modułu

Port	Kierunek	Szerokość	Opis
`clk`	wejście	1 bit	Sygnał zegarowy
`reset`	wejście	1 bit	Wyzerowanie licznika
`count`	wyjście	4 bity	Bieżąca wartość licznika

Tablica prawdy

Cykl zegara	count
Po resecie	0
1	1
2	2
...	...
15	15
16	0 (zawija się)

Twoim zadaniem jest uzupełnienie poniższego modułu.

Co należy zrobić:

Po reset ustaw count na 0
Przy każdym narastającym zboczu zegara zwiększ count o 1
Gdy count osiągnie 15, następne zwiększenie powinno zawinąć wartość do 0

Spróbuj swoich sił

module counter (
  input clk,
  input reset,
  output reg [3:0] count
);
  
  // TODO: Dodaj blok always z posedge clk i posedge reset
  // Przy reset: count <= 0
  // W przeciwnym razie: count <= count + 1

endmodule

Wszystkie lekcje w sekcji Podstawy

1Wprowadzenie

Czym jest Verilog Sprzęt a oprogramowanie Twój pierwszy moduł Komentarze Poziomy abstrakcji projektu

4Operatory, część 1

Operatory arytmetyczne Operator modulo Operatory porównania Powtórka — prosta matematyka Operatory bitowe

7Przypisania i bramki

Przypisanie ciągłe Przypisanie z operatorami Wbudowane prymitywy bramek Bramki AND, OR i NOT Bramki XOR i XNOR Podsumowanie — układ z bramek logicznych

10Podejmowanie decyzji

Instrukcja if If-else Powtórka – prosty komparator Instrukcja case CaseX i CaseZ Powtórka – projektowanie ALU

13Odmierzanie czasu i opóźnienia

Czym są opóźnienia Opóźnienia bramek Opóźnienia przypisań Dyrektywa timescale Generowanie zegara Podsumowanie — kontrola czasu

16Wyzwania końcowe

4-bitowy licznikProjektowanie dekodera Rejestr przesuwny

Poćwicz samodzielnie: Kompilator Verilog online