Powtórka — deklarowanie sygnałów
Część sekcji Podstawy ścieżki Verilog w Coddy. Lekcja 12 z 90.
Wyzwanie
Dodaj brakujące deklaracje sygnałów na podstawie tego, czego nauczyłeś się w tym rozdziale.
Co zrobić:
- Zadeklaruj 8-bitowy przewód o nazwie
data - Zadeklaruj 4-bitowy rejestr o nazwie
counter - Zadeklaruj liczbę całkowitą o nazwie
i - Zadeklaruj parametr o nazwie
MAXo wartości255
Spróbuj swoich sił
module data_types;
// Zadeklaruj 8-bitowy przewód wire o nazwie data
// Zadeklaruj 4-bitowy rejestr reg o nazwie counter
// Zadeklaruj zmienną typu integer o nazwie i
// Zadeklaruj parametr o nazwie MAX i wartości 255
endmodule
Wszystkie lekcje w sekcji Podstawy
1Wprowadzenie
Czym jest VerilogSprzęt a oprogramowanieTwój pierwszy modułKomentarzePoziomy abstrakcji projektu4Operatory, część 1
Operatory arytmetyczneOperator moduloOperatory porównaniaPowtórka — prosta matematykaOperatory bitowe7Przypisania i bramki
Przypisanie ciągłePrzypisanie z operatoramiWbudowane prymitywy bramekBramki AND, OR i NOTBramki XOR i XNORPodsumowanie — układ z bramek logicznych10Podejmowanie decyzji
Instrukcja ifIf-elsePowtórka – prosty komparatorInstrukcja caseCaseX i CaseZPowtórka – projektowanie ALU13Odmierzanie czasu i opóźnienia
Czym są opóźnieniaOpóźnienia bramekOpóźnienia przypisańDyrektywa timescaleGenerowanie zegaraPodsumowanie — kontrola czasu2Typy danych
Typ WireTyp RegLiczby całkowite i rzeczywisteWektoryTabliceParametryPowtórka — deklarowanie sygnałów5Operatory — część 2
Operatory logiczneOperatory redukcjiOperatory przesunięciaOperator konkatenacjiOperator warunkowyPowtórzenie — wyzwanie z operatorami11Pętle
Pętla forPętla whilePętla repeatPętla nieskończonaInstrukcja wyłączaniaPowtórka — wzorce pętli3System liczbowy
Reprezentacja binarnaLiczby o określonej szerokościLiczby o nieokreślonej szerokościLiczby ujemneWartości specjalne X i ZPodsumowanie — formaty liczb6Moduły
Struktura modułuPorty wejściowe i wyjściowePorty dwukierunkoweInstancjonowanie modułuMapowanie portów według nazwMapowanie portów według kolejnościPodsumowanie — zbuduj moduł9Bloki proceduralne
Blok alwaysBlok initialLista czułościPrzypisanie blokującePrzypisanie nieblokującePodsumowanie — always a initial12Projekt multipleksera
Projekt multipleksera 2 do 1Projekt multipleksera 4 do 1
Użycie instrukcji case15Sterownik sygnalizacji świetlnej
Definiowanie stanówLogika maszyny stanówUstalanie czasu przejśćPisanie testbenchaWeryfikacja wyjściaPoćwicz samodzielnie: Kompilator Verilog online