算术运算符

本课属于 Coddy Verilog 学习旅程的“基础知识”单元。第 19 课，共 90 课。

Verilog 提供基本的算术运算符：+（加法）、-（减法）、*（乘法）和 /（除法）。

代码示例：

module arithmetic_demo;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd9;
    b = 4'd4;
    
    add = a + b;    // 9 + 4 = 13
    sub = a - b;    // 9 - 4 = 5
    mul = a * b;    // 9 * 4 = 36
    div = a / b;    // 9 / 4 = 2
    
    $display("9 + 4 = %d", add);
    $display("9 - 4 = %d", sub);
    $display("9 * 4 = %d", mul);
    $display("9 / 4 = %d", div);
    $finish;
  end
endmodule

输出：

9 + 4 = 13 9 - 4 = 5 9 * 4 = 36 9 / 4 = 2

重要说明

除法执行整数除法（不包含小数）
确保结果寄存器足够宽，能够存储乘法结果

挑战

在这个挑战中，你需要使用运算符 +、-、* 和 / 编写正确的算术表达式。

要做什么：

计算 a + b，并将结果存入 add
计算 a - b，并将结果存入 sub
计算 a * b，并将结果存入 mul
计算 a / b，并将结果存入 div

亲手试试

module arithmetic_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd12;
    b = 4'd5;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    
    $display("12 + 5 = %d", add);
    $display("12 - 5 = %d", sub);
    $display("12 * 5 = %d", mul);
    $display("12 / 5 = %d", div);
    $finish;
  end
endmodule

自我测试

这节课包含一个小测验。开始学习即可作答，并记录你的进度。

基础知识中的所有课

自己练习： Verilog 在线编译器