取模运算符

本课属于 Coddy Verilog 学习旅程的“基础知识”单元。第 20 课，共 90 课。

另一个基本的算术运算符是取模运算符（%）。它会给出除法后的余数。

一个数字除以另一个数字时，取模运算符会告诉你还剩下多少。

表达式	结果	说明
`10 % 3`	1	10 ÷ 3 = 3，余数为 1
`15 % 4`	3	15 ÷ 4 = 3，余数为 3
`8 % 2`	0	8 ÷ 2 = 4，余数为 0

代码示例

module modulo_demo;
  reg [7:0] result;
  
  initial begin
    result = 10 % 3;
    $display("10 %% 3 = %d", result);  // 1
    
    result = 15 % 4;
    $display("15 %% 4 = %d", result);  // 3
    
    result = 8 % 2;
    $display("8 %% 2 = %d", result);   // 0
    $finish;
  end
endmodule

常见用途

检查一个数字是偶数还是奇数：

if (number % 2 == 0)
  $display("Even");
else
  $display("Odd");

计数器循环计数（从 0 到 9，然后回到 0）：

count = (count + 1) % 10;

获取一个数字的最后一位：

last_digit = value % 10;   // 123 % 10 = 3

挑战

计算每个表达式的余数。

要做什么：

计算 17 % 5，并将结果存入 mod1
计算 22 % 7，并将结果存入 mod2
计算 14 % 4，并将结果存入 mod3

亲手试试

module modulo_challenge;
  reg [7:0] mod1, mod2, mod3;
  
  initial begin
    mod1 = ______;   // 17 % 5
    mod2 = ______;   // 22 % 7
    mod3 = ______;   // 14 % 4
    
    $display("17 %% 5 = %d", mod1);
    $display("22 %% 7 = %d", mod2);
    $display("14 %% 4 = %d", mod3);
    $finish;
  end
endmodule

自我测试

这节课包含一个小测验。开始学习即可作答，并记录你的进度。

基础知识中的所有课

自己练习： Verilog 在线编译器