复习：简单数学

本课属于 Coddy Verilog 学习旅程的“基础知识”单元。第 22 课，共 90 课。

挑战

填写代码，写出正确的算术表达式和比较表达式。

要做什么：

计算 a + b 并将结果存入 add
计算 a - b 并将结果存入 sub
计算 a * b 并将结果存入 mul
计算 a / b 并将结果存入 div
计算 a % b 并将结果存入 mod
检查 a 是否大于 b，并将结果存入 gt
检查 a 是否等于 b，并将结果存入 eq

亲手试试

module simple_math_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div, mod;
  reg gt, eq;
  
  initial begin
    a = 4'd13;
    b = 4'd4;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    mod = ______;   // a % b
    gt  = ______;   // a > b
    eq  = ______;   // a == b
    
    $display("13 + 4 = %d", add);
    $display("13 - 4 = %d", sub);
    $display("13 * 4 = %d", mul);
    $display("13 / 4 = %d", div);
    $display("13 %% 4 = %d", mod);
    $display("13 > 4  = %d", gt);
    $display("13 == 4 = %d", eq);
    $finish;
  end
endmodule

基础知识中的所有课

1引言

什么是 Verilog 硬件与软件你的第一个模块注释设计抽象层次

4运算符（第 1 部分）

算术运算符取模运算符比较运算符复习：简单数学位运算符

7赋值与门电路

连续赋值使用运算符进行赋值内置门原语与门、或门和非门异或门和同或门复习：逻辑门电路

10决策

If 条件语句 If-Else 条件语句复习：简单比较器 Case 语句 Casex 和 Casez 复习：ALU 设计

13时序与延迟

什么是延迟门延迟赋值延迟时间尺度指令时钟生成回顾：时序控制

16最终挑战

4 位计数器解码器设计移位寄存器

自己练习： Verilog 在线编译器