Repaso - Máscara de bits reutilizable

Parte de la sección Diseño y verificación RTL del Journey de Verilog de Coddy. Lección 15 de 38.

Desafío

Intermedio

Construye un circuito de borrado de bits de WIDTH bits con un bucle generate con nombre: cada bit de salida es igual al bit a correspondiente Y la inversa de b en esa posición. b es una máscara de borrado. WIDTH es positivo. El banco de pruebas bloqueado instancia valores de WIDTH 1, 4 y 8, utilizando los bits menos significativos de a y b para las instancias más estrechas. Las columnas de salida son y1, y4 y y8 en decimal.

Completa design.v y conserva los nombres de sus módulos y puertos. El testbench.v bloqueado proporciona cambios en las entradas e imprime las salidas una vez que se estabilizan. Elige un escenario mediante un argumento del simulador como +CASE=1; no se requiere entrada estándar. No añadas impresiones, retardos ni terminación de la simulación al diseño. La salida esperada es una fila de valores decimales por observación, separados por un espacio y terminados con un salto de línea.

Pruébalo tú mismo

module dut #(parameter WIDTH=4) (input [WIDTH-1:0] a,b, output [WIDTH-1:0] y);
    // Implementa el circuito parametrizado.
    assign y = 0;
endmodule