NuevoRecorrido
Aprende Verilog
Un curso de Verilog online, gratis e interactivo. Escribes Verilog en cada lección, con pistas de IA cuando la salida de tu simulación no coincide con lo que esperabas, y un certificado gratis al terminar.
3,093+ codders inscritos
128 lecciones112 retos628 preguntas de quiz
- Apto para principiantes
Ayuda de codificación con IA
Lecciones interactivas prácticas
Narración de audio en cada lección
Cuestionarios para poner a prueba tu conocimiento
Certificado gratuito de finalización
Programa
Sección 1
Fundamentos
Empezar secciónEmpezarExpandirContraerConstruye una base sólida en diseño digital con las habilidades esenciales de VerilogIntroducción
5 lecciones433Tipos de datos
7 lecciones853Sistema numérico
6 lecciones646Operadores, parte 1
5 lecciones535Operadores, parte 2
6 lecciones647Módulos
7 lecciones755Asignaciones y compuertas
6 lecciones648Proyecto de sumador medio
Proyecto3 lecciones1Bloques procedurales
6 lecciones646Toma de decisiones
6 lecciones634Bucles
6 lecciones646Proyecto de Multiplexor
Proyecto3 lecciones1Temporización y retrasos
6 lecciones645Fundamentos de los testbench
6 lecciones644Controlador de semáforos
Proyecto5 lecciones1Desafíos finales
3 lecciones3UART
Proyecto4 lecciones1Sección 2
Diseño y verificación RTL
Empezar secciónEmpezarExpandirContraerConstruye un RTL de Verilog fiable con lógica combinacional completa, aritmética con signo, módulos reutilizables, pipelines controlados y un comportamiento explícito de la memoria. Verifica los diseños con bancos de pruebas con autocontrol, desafíos de dominio y un proyecto de Sample Monitor.RTL combinacional confiable
5 lecciones916Anchos y aritmética con signo
5 lecciones916RTL reutilizable
5 lecciones916RTL secuencial controlado
5 lecciones916Memoria y tablas de consulta
5 lecciones916Testbenches con autocomprobación
5 lecciones916Proyecto - Monitor de muestras
Proyecto5 lecciones1Desafíos finales
3 lecciones3
Lo que obtienes
Todo lo que usarás para aprender a programar
Learn by Doing
Write real code, query databases, build websites, and master AI prompts. Our interactive lessons cover every skill modern developers need.
playground.js
Code Editor
1const greeting = "Hello, Coddy!"
2function sayHi(name) {
3 return greeting + " " + name
4}
5
Test #1
Test #2
Test #3
Input
"Alex"
Output
"Hello, Coddy! Alex"
Build Your Streak
Stay consistent and watch your progress grow! Track your daily coding habit, protect your streak with freeze days, and earn rewards for showing up every day.
12 days streak
Return tomorrow to keep your streak!
January 2026
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
21
22
23
24
25
26
27
28
29
30
Double or Nothing
Day 5 of 7
Streak Freeze
2 left
Code Anywhere
Take your coding journey on the go! No setup, no downloads - just open and start coding. Available on iOS, Android and Web with 4.9 star ratings.
7
250
5
Variables
CONTINUE
4.9
Rating
You're Not Alone
Compete on global leaderboards, invite friends to earn rewards, and celebrate each other's wins. Coding is better with friends!
Challenger LeagueTop 7 advance
1
Alex7+ Days
2840
2
Jordan7+ Days
2650
3
Sam7+ Days
2420
4
Casey
2180
5
Morgan7+ Days
1950
Promotion zoneEvery way to learn
Read, listen, test yourself, ask the AI, or look up anything you've already covered. Every lesson meets you where you are.
Intro to Variables
Audio
A variable is a named container that stores a value you can reference later in your program.
In Python, you create one by writing the name, an equals sign, then the value you want to store.
The value can change over time - reassigning the name simply points it to a new value.
1xSarah
Earn a Certificate
Earn certificates for every course you complete. Add them to your LinkedIn profile and resume to showcase your coding expertise to employers.
Certificate of CompletionThis certifies thatJohn Doehas successfully completedPython Fundamentals
Python Fundamentals
DateJan 2026
Add to LinkedInPor qué aprender Verilog con Coddy
- Escribe y simula Verilog real en tu navegador. Sin instalar Icarus, Vivado ni ModelSim - cada lección compila tu módulo Verilog y corre el testbench en el servidor, y te muestra la salida de la simulación y cualquier error de compilación al instante.
- Verilog como lo usan los diseñadores digitales: módulos y puertos, wires vs. registers, primitivas de puertas (AND/OR/NOT/XOR), asignaciones blocking vs. non-blocking, always blocks combinacionales y secuenciales, parámetros, máquinas de estados finitos y testbenches con
$display,$monitory$dumpvars. Las bases del lenguaje de descripción de hardware que necesitas antes de tocar una FPGA. - Las pistas de IA te guían por las partes de Verilog que hacen tropezar a todo el mundo: blocking vs. non-blocking dentro de los always blocks, cuándo usar
wireoreg, números con y sin tamaño, y el significado de los valoresxyz, para que construyas el modelo mental correcto de hardware (no de software) desde la primera lección. - Construye proyectos de hardware reales, no solo ejercicios: un sumador parcial (half adder), un multiplexor 2-a-1 y 4-a-1, un controlador de semáforo como FSM y un transmisor UART. Cada proyecto trae su propio testbench para que veas tu diseño simulado de punta a punta.
Preguntas frecuentes sobre aprender Verilog
¿Para qué se usa Verilog?
Verilog es un lenguaje de descripción de hardware (HDL) que se usa para diseñar y simular circuitos digitales - FPGAs, ASICs y los chips dentro de casi todos los dispositivos modernos. Los ingenieros describen el comportamiento del hardware en Verilog, lo simulan para verificar que sea correcto y luego lo sintetizan hasta llegar a las puertas lógicas y flip-flops reales. Es el lenguaje de cabecera en empresas como Intel, AMD, NVIDIA, Apple, Qualcomm y la mayoría de las casas de FPGA.
¿Verilog es difícil de aprender?
Verilog se parece bastante a C, pero el modelo mental es completamente distinto - estás describiendo hardware que corre en paralelo, no software que se ejecuta línea por línea. La sintaxis es fácil; lo difícil es pensar en términos de wires, registers y flancos de reloj en vez de variables y llamadas a funciones. El curso introduce el pensamiento de hardware poco a poco, empezando por lógica combinacional simple y avanzando hasta always blocks con reloj, máquinas de estados finitos y testbenches completos.
Verilog vs. VHDL: ¿cuál debería aprender?
Los dos son HDLs principales y hacen el mismo trabajo. Verilog (y su sucesor SystemVerilog) domina en la industria de semiconductores en EE. UU., en las grandes empresas de chips y en la mayoría de los flujos de verificación modernos. VHDL es más común en la industria europea, aeroespacial y de defensa. Si no tienes un empleador específico en mente, Verilog es el primer HDL más seguro - es más parecido a C en sintaxis y tiene un ecosistema más grande de herramientas gratuitas y diseños open source.
¿Necesito saber Verilog para trabajar con FPGAs?
Sí - Verilog (o VHDL, o cada vez más SystemVerilog) es la forma de describir lo que realmente hace una FPGA. Las herramientas de los fabricantes como Vivado, Quartus y Lattice Radiant aceptan Verilog/SystemVerilog como entrada. Existen herramientas visuales y de síntesis de alto nivel (HLS), pero cualquier cosa que vaya más allá de un proyecto de juguete en una FPGA termina escribiéndose o leyéndose en Verilog.
¿Cuánto se tarda en aprender Verilog?
Los fundamentos de Verilog -módulos, puertos, wires, registers, operadores, always blocks simples- toman de dos a tres semanas de práctica diaria. Sentirte cómodo con máquinas de estados, testbenches y los proyectos del curso (half adder, multiplexor, semáforo con FSM, UART) suele llevar otro uno o dos meses. El siguiente paso -correr tus diseños en una FPGA real- es una curva de aprendizaje aparte, encima del lenguaje.
¿Puedo aprender Verilog online gratis?
Sí. El curso interactivo de Verilog es gratis: lecciones completas, ejercicios de código, testbenches simulados y un certificado. Verilog compila y simula del lado del servidor, así que no necesitas instalar Icarus Verilog, Vivado ni ninguna toolchain de FPGA en tu computadora para empezar a escribir HDL real.
¿Recibo un certificado al terminar el curso de Verilog?
Sí. Al terminar el curso de Verilog obtienes un certificado de finalización gratuito. Una señal verificable que puedes agregar a tu currículum o compartir en LinkedIn junto con los proyectos de FPGA, diseños RTL o testbenches que hayas construido.
