Menu
Coddy logo textTech
NuevoRecorrido

Aprende Verilog

Un curso de Verilog online, gratis e interactivo. Escribes Verilog en cada lección, con pistas de IA cuando la salida de tu simulación no coincide con lo que esperabas, y un certificado gratis al terminar.

1,265+ codders inscritos

90 lecciones78 retos534 preguntas de quiz

  • Apto para principiantes
  • sparkles iconAyuda de codificación con IA
  • hint iconLecciones interactivas prácticas
  • volume On iconNarración de audio en cada lección
  • quiz iconCuestionarios para poner a prueba tu conocimiento
  • certificate iconCertificado gratuito de finalización

Programa

1 secciones4 proyectos90 lecciones78 retos534 preguntas de quiz
  1. Empezar secciónEmpezarExpandirContraerConstruye una base sólida en diseño digital con habilidades fundamentales de Verilog

    Introducción

    5 lecciones433

    Tipos de Datos

    7 lecciones753

    Operadores Parte 1

    5 lecciones535

    Proyecto de Semisumador

    Proyecto3 lecciones1

    Bloques procedimentales

    6 lecciones646

    Toma de decisiones

    6 lecciones635

    Bucles

    6 lecciones646

    Proyecto de Multiplexor

    Proyecto3 lecciones1

    Temporización y retardos

    6 lecciones645

    Fundamentos de Testbench

    6 lecciones645

    Desafíos finales

    3 lecciones3

    UART

    Proyecto4 lecciones1
Lo que obtienes
Todo lo que usarás para aprender a programar

Learn by Doing

Write real code, query databases, build websites, and master AI prompts. Our interactive lessons cover every skill modern developers need.

playground.js
Code Editor
1const greeting = "Hello, Coddy!"
2function sayHi(name) {
3    return greeting + " " + name
4}
5
bottombar Collapse icon
Test #1test Case Success icon
Test #2test Case Success icon
Test #3test Case Failure icon
Input
"Alex"
Output
"Hello, Coddy! Alex"

Build Your Coding Streak

Stay consistent and watch your progress grow! Track your daily coding habit, protect your streak with freeze days, and earn rewards for showing up every day.

12 days streak

Return tomorrow to keep your streak!

fire Filled icon
left icon

January 2026

right icon

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

21

22

23

24

25

26

27

28

29

30

product Double Or Nothing icon

Double or Nothing

Day 5 of 7

fire Freeze icon

Streak Freeze

2 left

Code Anywhere, Anytime

Take your coding journey on the go! No setup, no downloads - just open and start coding. Available on iOS, Android and Web with 4.9 star ratings.

Python
7Streak
250Score
5Energy
Variables
journey Hex Done Base iconjourney Hex Done Shadow iconjourney Hex Done Top iconjourney Lesson Done icon
journey Path Right Done icon
journey Hex Done Base iconjourney Hex Done Shadow iconjourney Hex Done Top iconjourney Lesson Done icon
journey Path Left Done icon
journey Hex Active Base iconjourney Hex Active Shadow iconjourney Hex Active Top iconjourney Lesson Theory Challenge icon
CONTINUE
journey Path Right icon
journey Hex Locked Base iconjourney Hex Locked Shadow iconjourney Hex Locked Top iconjourney Lesson Theory Challenge icon
journey Path Left icon
journey Hex Locked Base iconjourney Hex Locked Shadow iconjourney Hex Locked Top iconjourney Lesson All icon
Journey
Goals
Leaderboard
Profile
4.9
StarStarStarStarStar
Rating

You're Not Alone in This

Compete on global leaderboards, invite friends to earn rewards, and celebrate each other's wins. Coding is better with friends!

Challenger League
Challenger LeagueTop 7 advance
leaderboard First icon1
avatar 1 icon
fire Filled icon
Alex7+ Days
2840
leaderboard Second icon2
avatar 2 icon
fire Filled icon
Jordan7+ Days
2650
leaderboard Third icon3
avatar 3 icon
fire Filled icon
Sam7+ Days
2420
4
avatar 4 icon
Casey
2180
5
avatar placeholder icon
fire Filled icon
Morgan7+ Days
1950
leaderboard Arrow Up iconPromotion zoneleaderboard Arrow Up icon

Every way to learn

Read, listen, test yourself, ask the AI, or look up anything you've already covered. Every lesson meets you where you are.

Intro to Variables
Audio

A variable is a named container that stores a value you can reference later in your program.

In Python, you create one by writing the name, an equals sign, then the value you want to store.

The value can change over time - reassigning the name simply points it to a new value.

1xSarah

Prove Your Skills

Earn certificates for every course you complete. Add them to your LinkedIn profile and resume to showcase your coding expertise to employers.

CoddyCertificate of Completion
This certifies thatJohn Doehas successfully completed
PythonPython Fundamentals
Verified
DateJan 2026
LinkedInAdd to LinkedIn

Por qué aprender Verilog con Coddy

  • Escribe y simula Verilog real en tu navegador. Sin instalar Icarus, Vivado ni ModelSim - cada lección compila tu módulo Verilog y corre el testbench en el servidor, y te muestra la salida de la simulación y cualquier error de compilación al instante.
  • Verilog como lo usan los diseñadores digitales: módulos y puertos, wires vs. registers, primitivas de puertas (AND/OR/NOT/XOR), asignaciones blocking vs. non-blocking, always blocks combinacionales y secuenciales, parámetros, máquinas de estados finitos y testbenches con $display, $monitor y $dumpvars. Las bases del lenguaje de descripción de hardware que necesitas antes de tocar una FPGA.
  • Las pistas de IA te guían por las partes de Verilog que hacen tropezar a todo el mundo: blocking vs. non-blocking dentro de los always blocks, cuándo usar wire o reg, números con y sin tamaño, y el significado de los valores x y z, para que construyas el modelo mental correcto de hardware (no de software) desde la primera lección.
  • Construye proyectos de hardware reales, no solo ejercicios: un sumador parcial (half adder), un multiplexor 2-a-1 y 4-a-1, un controlador de semáforo como FSM y un transmisor UART. Cada proyecto trae su propio testbench para que veas tu diseño simulado de punta a punta.

Preguntas frecuentes sobre aprender Verilog

¿Para qué se usa Verilog?

Verilog es un lenguaje de descripción de hardware (HDL) que se usa para diseñar y simular circuitos digitales - FPGAs, ASICs y los chips dentro de casi todos los dispositivos modernos. Los ingenieros describen el comportamiento del hardware en Verilog, lo simulan para verificar que sea correcto y luego lo sintetizan hasta llegar a las puertas lógicas y flip-flops reales. Es el lenguaje de cabecera en empresas como Intel, AMD, NVIDIA, Apple, Qualcomm y la mayoría de las casas de FPGA.

¿Verilog es difícil de aprender?

Verilog se parece bastante a C, pero el modelo mental es completamente distinto - estás describiendo hardware que corre en paralelo, no software que se ejecuta línea por línea. La sintaxis es fácil; lo difícil es pensar en términos de wires, registers y flancos de reloj en vez de variables y llamadas a funciones. El curso introduce el pensamiento de hardware poco a poco, empezando por lógica combinacional simple y avanzando hasta always blocks con reloj, máquinas de estados finitos y testbenches completos.

Verilog vs. VHDL: ¿cuál debería aprender?

Los dos son HDLs principales y hacen el mismo trabajo. Verilog (y su sucesor SystemVerilog) domina en la industria de semiconductores en EE. UU., en las grandes empresas de chips y en la mayoría de los flujos de verificación modernos. VHDL es más común en la industria europea, aeroespacial y de defensa. Si no tienes un empleador específico en mente, Verilog es el primer HDL más seguro - es más parecido a C en sintaxis y tiene un ecosistema más grande de herramientas gratuitas y diseños open source.

¿Necesito saber Verilog para trabajar con FPGAs?

Sí - Verilog (o VHDL, o cada vez más SystemVerilog) es la forma de describir lo que realmente hace una FPGA. Las herramientas de los fabricantes como Vivado, Quartus y Lattice Radiant aceptan Verilog/SystemVerilog como entrada. Existen herramientas visuales y de síntesis de alto nivel (HLS), pero cualquier cosa que vaya más allá de un proyecto de juguete en una FPGA termina escribiéndose o leyéndose en Verilog.

¿Cuánto se tarda en aprender Verilog?

Los fundamentos de Verilog -módulos, puertos, wires, registers, operadores, always blocks simples- toman de dos a tres semanas de práctica diaria. Sentirte cómodo con máquinas de estados, testbenches y los proyectos del curso (half adder, multiplexor, semáforo con FSM, UART) suele llevar otro uno o dos meses. El siguiente paso -correr tus diseños en una FPGA real- es una curva de aprendizaje aparte, encima del lenguaje.

¿Puedo aprender Verilog online gratis?

Sí. El curso interactivo de Verilog es gratis: lecciones completas, ejercicios de código, testbenches simulados y un certificado. Verilog compila y simula del lado del servidor, así que no necesitas instalar Icarus Verilog, Vivado ni ninguna toolchain de FPGA en tu computadora para empezar a escribir HDL real.
Coddy programming languages illustration

Aprende Verilog con Coddy

COMENZAR