מונה 4 ביטים
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 84 מתוך 90.
אתגר
בנו מונה בן 4 סיביות שסופר מ-0 עד 15 וחוזר ל-0.
ממשק המודול
| יציאה | כיוון | רוחב | תיאור |
|---|---|---|---|
clk | קלט | סיבית אחת | אות שעון |
reset | קלט | סיבית אחת | איפוס המונה ל-0 |
count | פלט | 4 סיביות | ערך המונה הנוכחי |
טבלת אמת
| מחזור שעון | count |
|---|---|
| לאחר איפוס | 0 |
| 1 | 1 |
| 2 | 2 |
| ... | ... |
| 15 | 15 |
| 16 | 0 (חוזר ל-0) |
המשימה שלך היא להשלים את המודול שלהלן.
מה צריך לעשות:
- בעת
reset, יש להגדיר אתcountל-0 - בכל חזית עולה של השעון, יש להגדיל את
countב-1 - כאשר
countמגיע ל-15, ההגדלה הבאה צריכה להחזיר אותו ל-0
נסו בעצמכם
module counter (
input clk,
input reset,
output reg [3:0] count
);
// TODO: הוסף בלוק always עם posedge clk ו-posedge reset
// בעת reset: count <= 0
// אחרת: count <= count + 1
endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין