אימות הפלט

חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 83 מתוך 90.

אתגר

בשיעור הזה תוסיף פקודות לכתיבת נתוני צורת גל ותוודא שבקר הרמזור פועל כראוי.

עד עכשיו ה-testbench היה מוסתר ונוסף למודול שלך. בשלב הזה ה-testbench הוא חלק מהקובץ שלך: השאר את המודול traffic_light מהשלב הקודם (תזמון מונה, ללא קלט next) והוסף מתחתיו מודול testbench. אם עדיין אין בקובץ שלך module testbench, העתק את הקוד הזה:

module testbench;
  reg clk, reset;
  wire red, yellow, green;
  traffic_light uut (
    .clk(clk),
    .reset(reset),
    .red(red),
    .yellow(yellow),
    .green(green)
  );
  always #1 clk = ~clk;
  initial begin
    // TODO: Add $dumpfile to create "traffic.vcd"
    // TODO: Add $dumpvars to dump all signals (0, testbench)
    $display("Traffic Light Test");
    $monitor("Time %0t: red=%b, yellow=%b, green=%b", $time, red, yellow, green);
    clk = 0;
    reset = 1;
    #2 reset = 0;
    #90;
    $finish;
  end
endmodule

מה לעשות:

עדכן את ה-testbench כדי:

להוסיף את $dumpfile כדי ליצור קובץ צורת גל בשם traffic.vcd
להוסיף את $dumpvars כדי לכתוב את כל האותות ב-testbench
להריץ את הסימולציה ולבדוק את הפלט

הבדיקה משווה את הפלט המלא של הסימולטור, ולכן ה-testbench חייב להדפיס בדיוק את מה שה-testbench שלמעלה מדפיס, ולא שום דבר נוסף: את הכותרת $display("Traffic Light Test"), שורת $monitor אחת בכל שינוי של האורות, שעון שמחליף מצב בכל יחידת זמן, שחרור האיפוס בזמן 2 ו-$finish אחרי #90. אל תוסיף שורות $display אחרות (לא "Test complete").

הפלט הצפוי (הסימולטור מוסיף בעצמו שורת $finish called at 92 בסוף):

VCD info: dumpfile traffic.vcd opened for output.
Traffic Light Test
Time 0: red=1, yellow=0, green=0
Time 3: red=0, yellow=0, green=1
Time 65: red=0, yellow=1, green=0
Time 87: red=1, yellow=0, green=0

נסו בעצמכם

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);
  // מצבים: 0=ירוק, 1=צהוב, 2=אדום
  reg [1:0] state;
  reg [5:0] counter;
  
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      state <= 2;      // התחל באדום
      counter <= 0;
    end else begin
      if (counter == 0) begin
        // שנה מצב
        if (state == 0) begin  // ירוק -> צהוב
          state <= 1;
          counter <= 10;       // צהוב נמשך 10 שניות
        end else if (state == 1) begin  // צהוב -> אדום
          state <= 2;
          counter <= 40;       // אדום נמשך 40 שניות
        end else begin  // אדום -> ירוק
          state <= 0;
          counter <= 30;       // ירוק נמשך 30 שניות
        end
      end else begin
        counter <= counter - 1;
      end
    end
  end
  
  // לוגיקת הפלט
  always @(*) begin
    red = (state == 2);
    yellow = (state == 1);
    green = (state == 0);
  end
  
endmodule

module testbench;
  reg clk, reset;
  wire red, yellow, green;
  
  traffic_light uut (
    .clk(clk),
    .reset(reset),
    .red(red),
    .yellow(yellow),
    .green(green)
  );
  
  always #1 clk = ~clk;
  
  initial begin
    // TODO: הוסף $dumpfile כדי ליצור את "traffic.vcd"
    
    // TODO: הוסף $dumpvars כדי לשמור את כל האותות (0, testbench)
    
    $display("Traffic Light Test");
    $monitor("Time %0t: red=%b, yellow=%b, green=%b", $time, red, yellow, green);
    
    clk = 0;
    reset = 1;
    #2 reset = 0;
    
    #90;
    $finish;
  end
endmodule