שימוש במשפט case
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 66 מתוך 90.
אתגר
בנו מרבב 4-ל-1 באמצעות פקודת case במקום if-else.
טבלת אמת
| sel | out |
|---|---|
| 00 | out = in0 |
| 01 | out = in1 |
| 10 | out = in2 |
| 11 | out = in3 |
מה לעשות:
- צרו מודול בשם
mux4to1_case - הוסיפו כניסות
in0,in1,in2,in3(ביט אחד לכל אחת) - הוסיפו כניסה
sel(2 ביטים) - הוסיפו יציאה
out(ביט אחד, מסוגreg) - הוסיפו בלוק
always @(*) - בתוכו, הוסיפו פקודת
case (sel) - הוסיפו מקרים עבור
2'b00,2'b01,2'b10,2'b11 - הוסיפו מקרה
default - סיימו עם
endcaseו-endmodule
נסו בעצמכם
// TODO: צרו מודול בשם mux4to1_case
// TODO: הוסיפו כניסות: in0, in1, in2, in3 (1 ביט לכל אחת)
// TODO: הוסיפו כניסה sel (2 ביטים)
// TODO: הוסיפו יציאה out (מסוג reg)
// TODO: הוסיפו בלוק always @(*)
// TODO: הוסיפו case (sel)
// TODO: הוסיפו case 2'b00: out = in0;
// TODO: הוסיפו case 2'b01: out = in1;
// TODO: הוסיפו case 2'b10: out = in2;
// TODO: הוסיפו case 2'b11: out = in3;
// TODO: הוסיפו default: out = in0;
// TODO: הוסיפו endcase
// TODO: הוסף endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין