תכנון מפענח
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 85 מתוך 90.
אתגר
מפענח מקבל מספר בינארי כקלט ומפעיל בדיוק מוצא אחד על סמך המספר הזה. המוצא שמופעל נקרא "one-hot", כי רק סיבית אחת חמה (1), וכל האחרות קרות (0).
טבלת אמת (מפענח 2 ל-4)
| קלט (in) | out0 | out1 | out2 | out3 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 0 |
| 01 | 0 | 1 | 0 | 0 |
| 10 | 0 | 0 | 1 | 0 |
| 11 | 0 | 0 | 0 | 1 |
ממשק המודול
| יציאה | כיוון | רוחב | תיאור |
|---|---|---|---|
in | קלט | 2 סיביות | קלט בינארי (0 עד 3) |
out0 | מוצא | סיבית אחת | פעיל כאשר in = 00 |
out1 | מוצא | סיבית אחת | פעיל כאשר in = 01 |
out2 | מוצא | סיבית אחת | פעיל כאשר in = 10 |
out3 | מוצא | סיבית אחת | פעיל כאשר in = 11 |
המשימה שלך היא להשלים את המודול שלהלן באמצעות הוראת case.
מה לעשות:
- כאשר
in = 2'b00,out0 = 1, כל האחרים 0 - כאשר
in = 2'b01,out1 = 1, כל האחרים 0 - כאשר
in = 2'b10,out2 = 1, כל האחרים 0 - כאשר
in = 2'b11,out3 = 1, כל האחרים 0
נסו בעצמכם
module decoder (
input [1:0] in,
output reg out0,
output reg out1,
output reg out2,
output reg out3
);
// TODO: הוסף בלוק always @(*) עם case (in)
// 2'b00: out0=1, האחרים 0
// 2'b01: out1=1, האחרים 0
// 2'b10: out2=1, האחרים 0
// 2'b11: out3=1, האחרים 0
endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין