מספרים שלמים וממשיים
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 8 מתוך 90.
בנוסף ל־wire ול־reg, ל־Verilog יש סוגי נתונים נוספים למספרים, למטרות שונות.
מספר שלם
integer הוא משתנה לשימוש כללי, לספירה ולחישובים.
- גודל ברירת המחדל הוא 32 סיביות
- עם סימן (יכול לאחסן מספרים שליליים)
- משמש בעיקר בספסלי בדיקה ובלולאות for
הכרזה על מספר שלם:
integer i; // משתנה עם סימן בגודל 32 ביט
integer count; // יכול לאחסן מספרים שלילייםשימוש במספר שלם:
integer i;
initial begin
i = 0; // מתחילים ב-0
i = i + 1; // סופרים כלפי מעלה
i = -5; // יכול לאחסן מספר שלילי
$display("i = %d", i); // מדפיס: i = -5
endמספר ממשי
real מיועד למספרים בנקודה צפה (מספרים עם ספרות אחרי הנקודה העשרונית).
- מאחסן ערכים שבריים
- משמש בסביבות בדיקה לביצוע חישובים
- לא ניתן לסנתז אותו לחומרה
הצהרה על משתנה מסוג real:
real pi; // משתנה מסוג נקודה צפה
real voltage;שימוש ב-real:
real pi;
initial begin
pi = 3.14159; // ערך עשרוני
pi = 22.0 / 7.0; // תוצאת החלוקה
$display("pi = %f", pi); // מדפיס: pi = 3.142857
endהיכן להשתמש בהם
בספסלי בדיקה: מספרים שלמים ומספרים ממשיים משמשים בדרך כלל למוני לולאות, לחישובים ולבדיקת ערכים צפויים. הם מקלים על כתיבה והבנה של קוד בדיקה.
בחומרה: אי אפשר לסנתז את הטיפוס real, כלומר אי אפשר להפוך אותו למעגל ממשי. אפשר לסנתז את הטיפוס integer, ולעיתים קרובות משתמשים בו כמונה של לולאה, אבל עבור האותות של חומרה שתותקן על FPGA או על שבב, השתמשו ב-reg וב-wire.
אתגר
השלימו את הקוד כדי לגרום לספסל הבדיקה לפעול.
מה צריך לעשות:
- הצהירו על מספר שלם בשם i (למונה הלולאה)
- הצהירו על מספר ממשי בשם value (לחישוב)
נסו בעצמכם
module test;
// הצהר על מספר שלם בשם i
// הצהר על מספר ממשי בשם value
initial begin
i = 7;
value = i * 0.5;
$display("i = %0d, value = %f", i, value);
$finish;
end
endmoduleהשיעור הזה כולל חידון קצר. התחילו את השיעור כדי לענות עליו ולעקוב אחרי ההתקדמות.
כל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין