כתיבת ה־Testbench
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 45 מתוך 90.
אתגר
עכשיו עלינו לבדוק אם המחבר החצי-מחובר פועל כראוי. הוסף את קוד הבדיקה בתוך בלוק initial.
חשוב: לפני הוספת הבדיקה, עליך לשנות את הפורטים של המודול כדי שהבדיקה תוכל לפעול כראוי.
מה לעשות:
שלב 1: שינוי הצהרות הפורטים
- שנה את
input a, bל-reg a, b(השתמש בנקודה-פסיק) - שנה את
output sum, carryל-wire sum, carry(השתמש בנקודה-פסיק) - הסר לחלוטין את הפורטים של המודול (לא אמור להיות למודול
( ))
שלב 2: הוספת קוד הבדיקה
- הוסף בלוק
initial begin - בתוך הבלוק, הוסף:
$display("a b | sum carry");
a = 0; b = 0; #1 $display("%d %d | %d %d", a, b, sum, carry);
a = 0; b = 1; #1 $display("%d %d | %d %d", a, b, sum, carry);
a = 1; b = 0; #1 $display("%d %d | %d %d", a, b, sum, carry);
a = 1; b = 1; #1 $display("%d %d | %d %d", a, b, sum, carry);
- הוסף
$finish;כדי לסיים את הבדיקה - הוסף
endכדי לסגור את בלוק ה-initial
נסו בעצמכם
module half_adder (
input a,
input b,
output sum,
output carry
);
assign sum = a ^ b;
assign carry = a & b;
endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין