סיכום – בניית מודול
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 36 מתוך 90.
אתגר
האתגר הזה משלב את כל מה שלמדת בפרק הזה. תיצור מודול מאפס ותיצור מופע שלו.
מה צריך לעשות:
חלק 1: צור מודול בשם flipflop עם:
- קלט של 1 סיבית בשם
clk - קלט של 1 סיבית בשם
d - קלט של 1 סיבית בשם
reset - פלט של 1 סיבית בשם
q(השתמש ב-reg, שיוקצה בבלוק always)
המודול צריך לפעול כך:
- כאשר
resetהוא 1, הערך שלqהופך ל-0 - אחרת, בכל חזית שעון, הערך של
qהופך לערך שלd
חלק 2: צור מופע של המודול flipflop בתוך המודול top באמצעות מיפוי פורטים לפי שם
חבר את הפורטים לאותות הבאים:
- פורט
clk→ אותclock - פורט
d→ אותdata - פורט
reset→ אותreset_signal - פורט
q→ אותout
נסו בעצמכם
// חלק 1: צרו את המודול flipflop
// TODO: הוסיפו פורטים
// TODO: הוסיפו בלוק always עם posedge clk ו-posedge reset
// אם reset הוא 1, אז q <= 0
// אחרת q <= d
// חלק 2: מודול top עם יצירת מופע
module top (
input clock,
input data,
input reset_signal,
output out
);
// TODO: צרו מופע של flipflop בשם ff1
// השתמשו במיפוי פורטים לפי שם: .clk(clock), .d(data), .reset(reset_signal), .q(out)
endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין