תכנון הלוגיקה
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 44 מתוך 90.
אתגר
תכנון הלוגיקה פירושו להבין אילו משוואות המעגל צריך על סמך טבלת האמת.
טבלת אמת:
| a | b | sum | carry |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
שלב 2: מציאת התבנית עבור sum
- sum = 1 כאשר a=0,b=1 או a=1,b=0
- sum = 1 כאשר a ו־b שונים
- שונים = XOR →
sum = a ^ b
שלב 3: מציאת התבנית עבור carry
- carry = 1 רק כאשר a=1 וגם b=1
- שניהם = AND →
carry = a & b
שלב 4: כתיבת המשוואות
sum = a ^ b
carry = a & b
מה לעשות:
המשימה שלך היא להוסיף את משוואות הלוגיקה החסרות בתוך המודול.
1. הוסף פקודת assign עבור sum (a XOR b)
2. הוסף פקודת assign עבור carry (a AND b)
נסו בעצמכם
module half_adder (
input a,
input b,
output sum,
output carry
);
endmoduleכל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין