סיכום – הצהרת אותות
חלק מהיחידה יסודות במסלול ה-Verilog של Coddy. שיעור 12 מתוך 90.
אתגר
הוסף את הצהרות האותות החסרות על סמך מה שלמדת בפרק הזה.
מה לעשות:
- הצהר על חוט בן 8 סיביות בשם
data - הצהר על רגיסטר בן 4 סיביות בשם
counter - הצהר על מספר שלם בשם
i - הצהר על פרמטר בשם
MAXעם הערך255
נסו בעצמכם
module data_types;
// הכריזו על wire ברוחב 8 ביטים בשם data
// הכריזו על reg ברוחב 4 ביטים בשם counter
// הכריזו על מספר שלם בשם i
// הכריזו על פרמטר בשם MAX שערכו 255
endmodule
כל השיעורים ביחידה יסודות
5אופרטורים חלק 2
אופרטורים לוגייםאופרטורי צמצוםאופרטורי הזזהאופרטור שרשוראופרטור תנאיסיכום – אתגר האופרטורים
3שיטת המספרים
ייצוג בינארימספרים בעלי גודל מוגדרמספרים ללא גודל מוגדרמספרים שלילייםהערכים המיוחדים X ו־Zסיכום – תבניות מספרים6מודולים
מבנה מודוליציאות קלט ופלטיציאות קלט-פלטיצירת מופע של מודולמיפוי יציאות לפי שםמיפוי יציאות לפי סדרסיכום – בניית מודולתרגלו בעצמכם: קומפיילר Verilog אונליין