Operator Aritmetika

Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 19 dari 90.

Verilog menyediakan operator aritmetika dasar: + (penjumlahan), - (pengurangan), * (perkalian), dan / (pembagian).

Contoh Kode:

module arithmetic_demo;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd9;
    b = 4'd4;
    
    add = a + b;    // 9 + 4 = 13
    sub = a - b;    // 9 - 4 = 5
    mul = a * b;    // 9 * 4 = 36
    div = a / b;    // 9 / 4 = 2
    
    $display("9 + 4 = %d", add);
    $display("9 - 4 = %d", sub);
    $display("9 * 4 = %d", mul);
    $display("9 / 4 = %d", div);
    $finish;
  end
endmodule

Output:

9 + 4 = 13 9 - 4 = 5 9 * 4 = 36 9 / 4 = 2

Catatan Penting

Pembagian melakukan pembagian bilangan bulat (tanpa pecahan)
Pastikan register hasil cukup lebar untuk hasil perkalian

Tantangan

Dalam tantangan ini, kamu perlu menulis ekspresi aritmetika yang benar menggunakan operator +, -, * dan /.

Yang harus dilakukan:

Hitung a + b dan simpan ke add
Hitung a - b dan simpan ke sub
Hitung a * b dan simpan ke mul
Hitung a / b dan simpan ke div

Coba sendiri

module arithmetic_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd12;
    b = 4'd5;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    
    $display("12 + 5 = %d", add);
    $display("12 - 5 = %d", sub);
    $display("12 * 5 = %d", mul);
    $display("12 / 5 = %d", div);
    $finish;
  end
endmodule