Operator Modulo

Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 20 dari 90.

Operator aritmetika dasar lainnya adalah operator modulo (%). Operator ini memberikan sisa setelah pembagian.

Saat kamu membagi satu angka dengan angka lainnya, operator modulo memberi tahu kamu berapa yang tersisa.

Ekspresi	Hasil	Penjelasan
`10 % 3`	1	10 ÷ 3 = 3 dengan sisa 1
`15 % 4`	3	15 ÷ 4 = 3 dengan sisa 3
`8 % 2`	0	8 ÷ 2 = 4 dengan sisa 0

Contoh Kode

module modulo_demo;
  reg [7:0] result;
  
  initial begin
    result = 10 % 3;
    $display("10 %% 3 = %d", result);  // 1
    
    result = 15 % 4;
    $display("15 %% 4 = %d", result);  // 3
    
    result = 8 % 2;
    $display("8 %% 2 = %d", result);   // 0
    $finish;
  end
endmodule

Penggunaan Umum

Periksa apakah sebuah angka genap atau ganjil:

if (number % 2 == 0)
  $display("Even");
else
  $display("Odd");

Buat penghitung berputar (0 hingga 9, lalu kembali ke 0):

count = (count + 1) % 10;

Dapatkan digit terakhir dari sebuah angka:

last_digit = value % 10;   // 123 % 10 = 3

Tantangan

Hitung sisa dari setiap ekspresi.

Yang harus dilakukan:

Hitung 17 % 5 dan simpan dalam mod1
Hitung 22 % 7 dan simpan dalam mod2
Hitung 14 % 4 dan simpan dalam mod3

Coba sendiri

module modulo_challenge;
  reg [7:0] mod1, mod2, mod3;
  
  initial begin
    mod1 = ______;   // 17 % 5
    mod2 = ______;   // 22 % 7
    mod3 = ______;   // 14 % 4
    
    $display("17 %% 5 = %d", mod1);
    $display("22 %% 7 = %d", mod2);
    $display("14 %% 4 = %d", mod3);
    $finish;
  end
endmodule