Repeat loop
Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 60 dari 90.
Perulangan repeat menjalankan blok kode sebanyak jumlah yang tetap. Berbeda dengan for loop, perulangan ini tidak menggunakan variabel penghitung perulangan.
Perulangan repeat berjalan sebanyak jumlah yang ditentukan. Kamu memberikan konstanta atau ekspresi yang menentukan berapa kali perulangan dijalankan.
Sintaks:
repeat (number) begin
// Code to repeat
endContoh Sederhana
repeat (5) begin
$display("Hello");
endOutput:
Hello
Hello
Hello
Hello
HelloPesan dicetak tepat 5 kali.
Ulangi dengan Ekspresi
integer count = 3;
repeat (count) begin
$display("Looping");
endOutput:
Looping
Looping
LoopingPerulangan Repeat vs For
| For Loop | Repeat Loop | |
|---|---|---|
| Variabel penghitung | Ya (eksplisit) | Tidak |
| Kapan digunakan | Perlu nilai indeks | Hanya perlu pengulangan |
| Contoh | for (i=0; i<5; i=i+1) | repeat (5) |
Menghasilkan Beberapa Siklus Clock
initial begin
clk = 0;
repeat (20) begin
#5 clk = ~clk;
end
endIni menghasilkan 20 tepi clock (10 siklus lengkap).
Aturan Penting
| Aturan | Penjelasan |
|---|---|
| Angka harus nonnegatif | Tidak bisa mengulang beberapa kali dengan jumlah negatif |
| Bisa menggunakan konstanta atau ekspresi | repeat (10) atau repeat (count) |
| Tidak ada variabel perulangan | Tidak bisa melacak nomor iterasi |
Gunakan begin/end untuk beberapa pernyataan | Wajib digunakan jika ada lebih dari satu baris |
Tantangan
Yang harus dilakukan:
Tambahkan perulangan repeat yang belum ada untuk mencetak "Verilog" sebanyak 4 kali.
Coba sendiri
module repeat_challenge;
initial begin
$display("Printing 4 times:");
// TODO: Tambahkan perulangan repeat
// Ulangi 4 kali
// Di dalam perulangan, tampilkan "Verilog"
$finish;
end
endmodulePelajaran ini berisi kuis singkat. Mulai pelajarannya untuk menjawab kuis dan melacak progresmu.
Semua pelajaran di Dasar-Dasar
1Pengantar
Apa Itu VerilogPerangkat Keras vs Perangkat LunakModul PertamamuKomentarTingkat Abstraksi Desain4Operator Bagian 1
Operator AritmetikaOperator ModuloOperator PerbandinganUlasan, Matematika SederhanaOperator Bitwise7Penugasan dan Gerbang
Penugasan KontinuPenugasan dengan OperatorPrimitif Gerbang BawaanGerbang AND, OR, NOTGerbang XOR, XNORUlasan: Rangkaian Gerbang Logika10Pengambilan Keputusan
Pernyataan IfIf - ElseRangkuman: Komparator SederhanaPernyataan CaseCasex dan CasezRangkuman: Desain ALU5Operator Bagian 2
Operator LogikaOperator ReduksiOperator GeserOperator PenggabunganOperator KondisionalRangkuman, Tantangan Operator3Sistem Bilangan
Representasi BinerBilangan BerukuranBilangan Tanpa UkuranBilangan NegatifNilai Khusus X dan ZRingkasan: Format Bilangan6Modul
Struktur ModulPort Input dan OutputPort InoutInstansiasi ModulPemetaan Port Berdasarkan NamaPemetaan Port Berdasarkan UrutanRangkuman: Bangun Modul9Blok Prosedural
Blok alwaysBlok initialDaftar SensitivitasPenugasan BlockingPenugasan Non-BlockingRangkuman: always vs initial15Pengendali Lampu Lalu Lintas
Menentukan StatusLogika Mesin StatusLatihan sendiri: Compiler Verilog online