Perangkat Keras vs Perangkat Lunak
Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 2 dari 90.
Kita menulis kode untuk software dan hardware, tetapi keduanya bekerja dengan cara yang sangat berbeda! Memahami perbedaan ini adalah kunci untuk berpikir seperti perancang hardware.
Software berjalan langkah demi langkah. Hardware menjalankan semuanya sekaligus.
Perangkat lunak (C, Python, Java):
- Melakukan satu hal, lalu hal berikutnya
- Variabel muncul dan menghilang
- Waktu bersifat perkiraan
Perangkat keras (Verilog):
- Melakukan banyak hal secara bersamaan
- Rangkaian selalu ada
- Waktu bersifat pasti
Contoh: Sebuah situs web memuat langkah demi langkah. Sakelar lampu menyala seketika. Itulah perbedaannya.
Mengapa ini penting: Saat kamu menulis Verilog, kamu sedang mendeskripsikan sirkuit yang berjalan secara paralel selamanya, dengan pengaturan waktu yang tepat.
Coba sendiri
Pelajaran ini tidak memiliki tantangan kode.
Pelajaran ini berisi kuis singkat. Mulai pelajarannya untuk menjawab kuis dan melacak progresmu.
Semua pelajaran di Dasar-Dasar
1Pengantar
Apa Itu VerilogPerangkat Keras vs Perangkat LunakModul PertamamuKomentarTingkat Abstraksi Desain4Operator Bagian 1
Operator AritmetikaOperator ModuloOperator PerbandinganUlasan, Matematika SederhanaOperator Bitwise7Penugasan dan Gerbang
Penugasan KontinuPenugasan dengan OperatorPrimitif Gerbang BawaanGerbang AND, OR, NOTGerbang XOR, XNORUlasan: Rangkaian Gerbang Logika10Pengambilan Keputusan
Pernyataan IfIf - ElseRangkuman: Komparator SederhanaPernyataan CaseCasex dan CasezRangkuman: Desain ALU5Operator Bagian 2
Operator LogikaOperator ReduksiOperator GeserOperator PenggabunganOperator KondisionalRangkuman, Tantangan Operator3Sistem Bilangan
Representasi BinerBilangan BerukuranBilangan Tanpa UkuranBilangan NegatifNilai Khusus X dan ZRingkasan: Format Bilangan6Modul
Struktur ModulPort Input dan OutputPort InoutInstansiasi ModulPemetaan Port Berdasarkan NamaPemetaan Port Berdasarkan UrutanRangkuman: Bangun Modul9Blok Prosedural
Blok alwaysBlok initialDaftar SensitivitasPenugasan BlockingPenugasan Non-BlockingRangkuman: always vs initial15Pengendali Lampu Lalu Lintas
Menentukan StatusLogika Mesin StatusLatihan sendiri: Compiler Verilog online