Rangkuman: Komparator Sederhana

Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 54 dari 90.

Tantangan

Komparator 2-bit adalah rangkaian yang membandingkan dua bilangan biner 2-bit dan menentukan apakah salah satunya lebih besar, lebih kecil, atau sama dengan yang lain.

Yang harus dilakukan:

Buat komparator 2-bit menggunakan pernyataan if-else.

Cara kerjanya:

Saat a > b, greater harus bernilai 1, sedangkan less dan equal harus bernilai 0
Saat a < b, less harus bernilai 1, sedangkan greater dan equal harus bernilai 0
Saat a == b, equal harus bernilai 1, sedangkan greater dan less harus bernilai 0

Coba sendiri

module comparator (
  input [1:0] a,
  input [1:0] b,
  output reg greater,
  output reg less,
  output reg equal
);
  
  always @(*) begin
    // TODO: Tambahkan pernyataan if-else untuk membandingkan a dan b
    // Atur greater = 1 jika a > b
    // Atur less = 1 jika a < b
    // Atur equal = 1 jika a == b
  end
  
endmodule

Semua pelajaran di Dasar-Dasar

1Pengantar

Apa Itu Verilog Perangkat Keras vs Perangkat Lunak Modul Pertamamu Komentar Tingkat Abstraksi Desain

4Operator Bagian 1

Operator Aritmetika Operator Modulo Operator Perbandingan Ulasan, Matematika Sederhana Operator Bitwise

7Penugasan dan Gerbang

Penugasan Kontinu Penugasan dengan Operator Primitif Gerbang Bawaan Gerbang AND, OR, NOT Gerbang XOR, XNOR Ulasan: Rangkaian Gerbang Logika

10Pengambilan Keputusan

Pernyataan If If - ElseRangkuman: Komparator SederhanaPernyataan Case Casex dan Casez Rangkuman: Desain ALU

13Timing dan Penundaan

Apa Itu Penundaan Penundaan Gerbang Penundaan Penugasan Direktif Timescale Pembangkitan Clock Rangkuman: Kontrol Timing

16Tantangan Akhir

Pencacah 4 Bit Desain Dekoder Register Geser

Latihan sendiri: Compiler Verilog online