Operator Logika

Termasuk bagian Dasar-Dasar dalam perjalanan Verilog di Coddy. Pelajaran 24 dari 90.

Operator logika bekerja pada nilai utuh dan menghasilkan satu nilai: 1 (true) atau 0 (false). Berbeda dengan operator bitwise yang bekerja bit demi bit, operator logika memperlakukan seluruh nilai sebagai true (bukan nol) atau false (nol).

Tipe	Contoh	Hasil
AND bitwise	`4'b1010 & 4'b1100`	`4'b1000` (beberapa bit)
AND logis	`(4'b1010 && 4'b1100)`	`1` (satu bit)

Operator Logika yang Tersedia

Operator	Makna	Deskripsi
`&&`	AND Logika	True jika kedua operand bernilai true (bukan nol)
`\|\|`	OR Logika	True jika setidaknya satu operand bernilai true
`!`	NOT Logika	True jika operand bernilai false (nol)

Cara Kerjanya

AND Logis (&&):

(5 && 3)   // 1 (keduanya bukan nol)
(5 && 0)   // 0 (yang kedua bernilai nol)
(0 && 0)   // 0 (keduanya bernilai nol)

OR Logis (||):

(5 || 3)   // 1 (setidaknya satu tidak bernilai nol)
(5 || 0)   // 1 (yang pertama tidak bernilai nol)
(0 || 0)   // 0 (keduanya bernilai nol)

Logika NOT (!):

!5         // 0 (nilai bukan nol menjadi false)
!0         // 1 (nol menjadi true)

Contoh Kode

module logical_demo;
  reg [3:0] a, b;
  reg and_res, or_res, not_res;
  
  initial begin
    a = 5;
    b = 0;
    
    and_res = (a && b);   // 5 && 0 = 0
    or_res  = (a || b);   // 5 || 0 = 1
    not_res = !a;         // !5 = 0
    
    $display("5 && 0 = %d", and_res);
    $display("5 || 0 = %d", or_res);
    $display("!5     = %d", not_res);
    $finish;
  end
endmodule

Output:

5 && 0 = 0
5 || 0 = 1
!5     = 0

Penggunaan Umum

Operator logika digunakan dalam pernyataan if dan kondisi:

if (a && b)           // Bernilai true jika a dan b keduanya bukan 0
  $display("Both true");

if (a || b)           // Bernilai true jika setidaknya salah satunya bukan 0
  $display("At least one true");

if (!reset)           // Bernilai true saat reset bernilai 0
  $display("Reset is inactive");

Tantangan

Tuliskan ekspresi logika yang benar untuk setiap tugas.

Yang harus dilakukan:

Periksa apakah value1 DAN value2 keduanya benar, lalu simpan hasilnya di and_out
Periksa apakah value1 ATAU value2 benar, lalu simpan hasilnya di or_out
Periksa apakah value1 salah, lalu simpan hasilnya di not_out

Coba sendiri

module logical_challenge;
  reg [3:0] value1, value2;
  reg and_out, or_out, not_out;
  
  initial begin
    value1 = 4'd12;
    value2 = 4'd5;
    
    and_out = ______;   // value1 && value2
    or_out  = ______;   // value1 || value2
    not_out = ______;   // !value1
    
    $display("%d && %d = %d", value1, value2, and_out);
    $display("%d || %d = %d", value1, value2, or_out);
    $display("!%d     = %d", value1, not_out);
    $finish;
  end
endmodule