Cổng AND, OR, NOT

Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 40 trên 90.

Bài học này giới thiệu ba cổng logic cơ bản nhất: AND, OR và NOT. Những cổng này tạo thành nền tảng cho thiết kế logic số.

Cổng AND

Cổng AND chỉ cho đầu ra 1 khi tất cả đầu vào đều là 1.

Bảng chân trị (2 đầu vào):

a	b	out
0	0	0
0	1	0
1	0	0
1	1	1

Cổng nguyên thủy Verilog:

and(out, a, b);

Lệnh gán liên tục tương đương:

assign out = a & b;

Cổng OR

Cổng OR cho đầu ra 1 khi ít nhất một đầu vào là 1.

Bảng chân trị (2 đầu vào):

a	b	out
0	0	0
0	1	1
1	0	1
1	1	1

Cổng nguyên thủy Verilog:

or(out, a, b);

Lệnh gán liên tục tương đương:

assign out = a | b;

Cổng NOT

Cổng NOT cho ra giá trị đối lập với đầu vào duy nhất của nó. Cổng này còn được gọi là bộ đảo.

Bảng chân trị:

a	out
0	1
1	0

Phần tử cổng nguyên thủy Verilog:

not(out, a);

Câu lệnh gán liên tục tương đương:

assign out = ~a;

Nhiều đầu vào

Cổng AND và OR có thể có nhiều hơn 2 đầu vào:

and(out, a, b, c);     // AND 3 đầu vào (out = a & b & c)
or(out, x, y, z, w);   // OR 4 đầu vào

Cổng NOT luôn có đúng 1 đầu vào.

Ví dụ code

module and_or_not (
  input a, b,
  output and_out,
  output or_out,
  output not_out
);
  and(and_out, a, b);   // Cổng AND
  or(or_out, a, b);     // Cổng OR
  not(not_out, a);      // Cổng NOT (cổng đảo)
endmodule

Thử thách

Thêm các cổng logic nguyên thủy còn thiếu theo yêu cầu.

Cần làm:

Tạo cổng AND với đầu ra and_result và các đầu vào p và q
Tạo cổng OR với đầu ra or_result và các đầu vào p và q
Tạo cổng NOT với đầu ra not_result và đầu vào p

Tự làm thử

module gates_challenge (
  input p,
  input q,
  output and_result,
  output or_result,
  output not_result
);
  
  // TODO: Thêm cổng AND (and_result = p & q)
  
  // TODO: Thêm cổng OR (or_result = p | q)
  
  // TODO: Thêm cổng NOT (not_result = ~p)

endmodule