Phép gán chặn
Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 49 trên 90.
Verilog có hai loại phép gán thủ tục: phép gán blocking (=) và phép gán non-blocking (<=). Trong bài học này, chúng ta tập trung vào phép gán blocking.
Phép gán blocking dùng toán tử =. Phép gán này được gọi là “blocking” vì nó chặn việc thực thi câu lệnh tiếp theo cho đến khi phép gán hiện tại hoàn tất. Code chạy từng bước theo đúng thứ tự.
Cú pháp:
variable = expression;Khi nào nên dùng phép gán blocking
Phép gán blocking (=) được dùng cho logic tổ hợp: các mạch có đầu ra thay đổi ngay khi đầu vào thay đổi, không có xung nhịp và không có bộ nhớ.
Ví dụ về logic tổ hợp:
- Cổng AND / OR / XOR
- Bộ cộng và bộ trừ
- Bộ ghép kênh
- Bộ giải mã
Ví dụ về Verilog:
always @(*) begin
sum = a + b; // Phép gán chặn
carry = a & b; // Phép gán chặn
endPhép gán blocking trong khối always (logic tổ hợp)
always @(*) begin
temp = a & b; // Bước 1
out = temp | c; // Bước 2 (dùng temp từ bước 1)
endThứ tự rất quan trọng. Điều này ổn với logic tổ hợp.
Chặn và không chặn
Chặn (=) | Không chặn (<=) | |
|---|---|---|
| Thực thi | Lần lượt | Đồng thời |
| Dòng tiếp theo phải chờ? | Có | Không |
| Cách dùng | Logic tổ hợp | Logic tuần tự (flip-flop) |
Quan trọng: Không dùng phép gán blocking cho flip-flop
Thử thách
Thêm các phép gán blocking còn thiếu để hoán đổi giá trị của x và y bằng một biến tạm.
Cần làm:
- Gán giá trị của
xchotemp(lưu x vào temp) - Gán giá trị của
ychox(chuyển y vào x) - Gán giá trị của
tempchoy(chuyển x đã lưu vào y)
Tự làm thử
module swap;
reg x, y;
reg temp;
initial begin
x = 1;
y = 0;
$display("Before swap: x=%d, y=%d", x, y);
// TODO: Bước 1: Gán x cho temp
// TODO: Bước 2: Gán y cho x
// TODO: Bước 3: Gán temp cho y
$display("After swap: x=%d, y=%d", x, y);
$finish;
end
endmoduleBài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.
Tất cả bài học trong Kiến thức nền tảng
1Giới thiệu
Verilog là gìPhần cứng và phần mềmModule đầu tiênChú thíchCác mức trừu tượng hóa thiết kế4Toán tử phần 1
Toán tử số họcToán tử moduloToán tử so sánhÔn tập: phép tính đơn giảnToán tử thao tác bit7Gán và cổng logic
Gán liên tụcGán bằng toán tửCác cổng nguyên thủy tích hợp sẵnCổng AND, OR, NOTCổng XOR, XNORÔn tập: mạch cổng logic10Ra quyết định
Câu lệnh ifIf và elseÔn tập: Bộ so sánh đơn giảnCâu lệnh caseCasex và casezÔn tập: Thiết kế ALU5Các toán tử, phần 2
Toán tử logicToán tử rút gọnToán tử dịch bitToán tử nốiToán tử điều kiệnÔn tập: thử thách về toán tử11Vòng lặp
Vòng lặp forVòng lặp whileVòng lặp repeatVòng lặp vô hạnCâu lệnh vô hiệu hóaÔn tập: các mẫu vòng lặp3Hệ thống số
Biểu diễn nhị phânSố có kích thướcSố không có kích thướcSố âmCác giá trị đặc biệt X và ZÔn tập: định dạng số6Module
Cấu trúc moduleCổng đầu vào và đầu raCổng vào ra hai chiềuKhởi tạo moduleÁnh xạ cổng theo tênÁnh xạ cổng theo thứ tựÔn tập: xây dựng module9Khối thủ tục
Khối alwaysKhối initialDanh sách độ nhạyPhép gán chặnPhép gán không chặnÔn tập: always và initial12Dự án bộ ghép kênh
Thiết kế bộ ghép kênh 2 thành 1Thiết kế bộ ghép kênh 4 thành 115Bộ điều khiển đèn giao thông
Xác định các trạng tháiLogic máy trạng tháiTự luyện tập: Trình biên dịch Verilog online