Tạo tín hiệu kích thích

Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 74 trên 90.

STIMULUS là các giá trị đầu vào bạn áp dụng cho thiết kế để kiểm tra xem thiết kế có hoạt động đúng không. Bằng cách thay đổi đầu vào và quan sát đầu ra, bạn có thể xác minh rằng thiết kế hoạt động như mong đợi.

Hãy hình dung việc này giống như kiểm tra một cỗ máy: bạn nhấn các nút khác nhau (STIMULUS) rồi quan sát điều gì xảy ra (đầu ra). Tạo stimulus phù hợp là một phần thiết yếu khi viết testbench.

Ví dụ, hãy xem phần stimulus (tín hiệu kích thích) trong testbench sau:

module testbench;
  reg a, b;
  wire c;
  
  and_gate dut (
    .a(a),
    .b(b),
    .c(c)
  );

  initial begin
    // Bắt đầu kích thích tại đây
    
    // Test case 1: Cả hai đầu vào đều bằng 0
    a = 0; b = 0; #10;
    
    // Test case 2: a=0, b=1
    a = 0; b = 1; #10;
    
    // Test case 3: a=1, b=0
    a = 1; b = 0; #10;
    
    // Test case 4: Cả hai đầu vào đều bằng 1
    a = 1; b = 1; #10;

    // Kết thúc kích thích tại đây
    
    $finish;
  end
endmodule

Mỗi STIMULUS được áp dụng, sau đó ta chờ 10 đơn vị thời gian (#10) trước khi áp dụng stimulus tiếp theo. Nhờ vậy, DUT có thời gian tạo đầu ra.

Các phương pháp tạo STIMULUS

Phương pháp	Phù hợp nhất cho	Ví dụ
Gán tuần tự	Các bài kiểm tra đơn giản	`a = 0; b = 0; #10;`
Vòng lặp for	Kiểm tra mọi tổ hợp	`for (i = 0; i < 4; i++)`
Vòng lặp repeat	Lặp lại các mẫu	`repeat (10) #5 clk = ~clk;`
Vòng lặp forever	Tín hiệu liên tục	`forever #5 clk = ~clk;`

Cách 1: Gán tuần tự

Đây là cách đơn giản nhất để tạo dữ liệu kích thích. Bạn gán các giá trị lần lượt, có độ trễ giữa mỗi lần.

initial begin
  a = 0; b = 0; #10;
  a = 0; b = 1; #10;
  a = 1; b = 0; #10;
  a = 1; b = 1; #10;
  $finish;
end

Phương pháp 2: Vòng lặp for

Hữu ích khi bạn muốn kiểm tra mọi tổ hợp đầu vào có thể.

integer i;

initial begin
  for (i = 0; i < 4; i = i + 1) begin
    {a, b} = i;
    #10;
  end
  $finish;
end

Phép kiểm tra này dùng các giá trị: 00, 01, 10, 11.

Phương thức 3: Vòng lặp repeat

Hữu ích khi cần lặp lại cùng một kích thích nhiều lần.

initial begin
  a = 0; b = 1;
  repeat (10) begin
    #10 a = ~a;
  end
  $finish;
end

Phương thức 4: Vòng lặp vô hạn

Hữu ích cho các tín hiệu liên tục như tín hiệu đồng hồ.

initial begin
  clk = 0;
  forever #5 clk = ~clk;
end

Quy tắc quan trọng

Quy tắc	Giải thích
Dùng độ trễ giữa các lần gán tín hiệu kích thích	`#10` cho DUT thời gian phản hồi
Dùng `reg` cho các tín hiệu kích thích	Vì chúng thay đổi theo thời gian
Thêm `$finish` ở cuối	Để dừng mô phỏng

Thử thách

Bạn được cung cấp một module cổng OR. Nhiệm vụ của bạn là thêm stimulus còn thiếu và các câu lệnh $display để in kết quả.

Cần làm:

Thêm stimulus để kiểm tra cả bốn tổ hợp đầu vào (00, 01, 10, 11):

Trên mỗi dòng, đặt giá trị cho x và y
Thêm #10 để tạo độ trễ
Thêm $display để in kết quả

Câu lệnh $display cần có dạng như sau:

$display("%d %d | %d", x, y, z);

Tự làm thử

module or_gate (
  input x,
  input y,
  output z
);
  assign z = x | y;
endmodule

module testbench;
  reg x, y;
  wire z;
  
  or_gate dut (
    .x(x),
    .y(y),
    .z(z)
  );

  initial begin
    $display("x y | z");
    $display("---------");
    
    // TODO: Thêm tín hiệu kích thích và in ra kết quả cho 0 0
    
    // TODO: Thêm tín hiệu kích thích và in ra kết quả cho 0 1
    
    // TODO: Thêm tín hiệu kích thích và in ra kết quả cho 1 0
    
    // TODO: Thêm tín hiệu kích thích và in ra kết quả cho 1 1
    
    $finish;
  end
endmodule