Số có kích thước
Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 14 trên 90.
Có một cách khai báo số có kích thước cụ thể trong Verilog. Cách này gọi là số có kích thước xác định. Cách này hữu ích vì giúp tránh nhầm lẫn về số bit của số đó và đảm bảo phần cứng hoạt động đúng như mong đợi.
Một số có kích thước tuân theo định dạng này: [bits]'[format][value]
bits: số bit (ví dụ:8)': dấu nháy đơn ngăn cách kích thước với định dạng (bắt buộc)
format: cơ số của số đó:bcho hệ nhị phân,dcho hệ thập phân,hcho hệ thập lục phân hoặcocho hệ bát phânvalue: số thực tế (ví dụ:1010)
Ví dụ:
4'b1010: 4 bit, nhị phân 1010 (thập phân 10)8'd255: 8 bit, thập phân 255 (nhị phân 11111111)16'hFF: 16 bit, hệ thập lục phân FF (nhị phân 0000000011111111)3'b1: 3 bit, nhị phân 001 (các bit bên trái được điền bằng số 0)
Ví dụ code:
reg [7:0] data;
data = 8'b10101010; // 8 bits, binary 10101010
data = 8'd170; // 8 bit, hệ thập phân 170
data = 8'hAA; // 8 bits, hex AACả ba ví dụ đều gán cùng một giá trị cho data.
Vì sao kích thước lại quan trọng
Không chỉ rõ kích thước:
reg [7:0] data;
data = 1; // Điều này có nghĩa là gì? 1 bit hay 8 bit?Verilog mặc định coi các số nhỏ có độ rộng 32 bit, điều này có thể gây ra vấn đề.
Có chỉ định kích thước:
reg [7:0] data;
data = 8'b00000001; // Clear: 8-bit value 1Đệm bằng số 0
Khi bạn gán một giá trị nhỏ hơn cho một vector lớn hơn, Verilog điền các bit bên trái bằng số 0:
reg [7:0] data;
data = 4'b1010; // Becomes 8'b00001010Thử thách
Hoàn thành code bằng cách viết các số có kích thước chính xác.
Cần làm:
- Đặt
athành số nhị phân 8 bit có giá trị thập phân 170 (số nhị phân 10101010) - Đặt
bthành số nhị phân 4 bit có giá trị thập phân 12 (số nhị phân 1100) - Đặt
cthành số thập lục phân 16 bit có giá trị thập phân 255 (số thập lục phân FF)
Tự làm thử
module sized_challenge;
reg [7:0] a;
reg [3:0] b;
reg [15:0] c;
initial begin
a = ______; // Số nhị phân 8 bit biểu diễn 170 (10101010)
b = ______; // Số nhị phân 4 bit biểu diễn 12 (1100)
c = ______; // Số thập lục phân 16 bit biểu diễn 255 (FF)
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$finish;
end
endmoduleBài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.
Tất cả bài học trong Kiến thức nền tảng
1Giới thiệu
Verilog là gìPhần cứng và phần mềmModule đầu tiênChú thíchCác mức trừu tượng hóa thiết kế4Toán tử phần 1
Toán tử số họcToán tử moduloToán tử so sánhÔn tập: phép tính đơn giảnToán tử thao tác bit7Gán và cổng logic
Gán liên tụcGán bằng toán tửCác cổng nguyên thủy tích hợp sẵnCổng AND, OR, NOTCổng XOR, XNORÔn tập: mạch cổng logic10Ra quyết định
Câu lệnh ifIf và elseÔn tập: Bộ so sánh đơn giảnCâu lệnh caseCasex và casezÔn tập: Thiết kế ALU5Các toán tử, phần 2
Toán tử logicToán tử rút gọnToán tử dịch bitToán tử nốiToán tử điều kiệnÔn tập: thử thách về toán tử11Vòng lặp
Vòng lặp forVòng lặp whileVòng lặp repeatVòng lặp vô hạnCâu lệnh vô hiệu hóaÔn tập: các mẫu vòng lặp3Hệ thống số
Biểu diễn nhị phânSố có kích thướcSố không có kích thướcSố âmCác giá trị đặc biệt X và ZÔn tập: định dạng số6Module
Cấu trúc moduleCổng đầu vào và đầu raCổng vào ra hai chiềuKhởi tạo moduleÁnh xạ cổng theo tênÁnh xạ cổng theo thứ tựÔn tập: xây dựng module9Khối thủ tục
Khối alwaysKhối initialDanh sách độ nhạyPhép gán chặnPhép gán không chặnÔn tập: always và initial12Dự án bộ ghép kênh
Thiết kế bộ ghép kênh 2 thành 1Thiết kế bộ ghép kênh 4 thành 115Bộ điều khiển đèn giao thông
Xác định các trạng tháiLogic máy trạng tháiTự luyện tập: Trình biên dịch Verilog online
Kiểm tra một phép chuyển đổi: Công cụ chuyển đổi hệ cơ số