Cổng XOR, XNOR
Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 41 trên 90.
Bài học này giới thiệu thêm hai cổng logic: XOR (OR loại trừ) và XNOR (NOR loại trừ). Các cổng này hữu ích khi so sánh các bit và kiểm tra tính chẵn lẻ.
Cổng XOR
Cổng XOR cho đầu ra là 1 khi các đầu vào khác nhau.
Bảng chân trị (2 đầu vào):
| a | b | out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Cổng nguyên thủy Verilog:
xor(out, a, b);Tương đương với phép gán liên tục:
assign out = a ^ b;Cổng XNOR
Cổng XNOR xuất ra 1 khi các đầu vào giống nhau. Nó ngược với XOR.
Bảng chân trị (2 đầu vào):
| a | b | out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Cổng nguyên thủy Verilog:
xnor(out, a, b);Phép gán liên tục tương đương:
assign out = a ~^ b; // hoặc ~(a ^ b)Nhiều đầu vào
Cổng XOR và XNOR có thể có nhiều hơn 2 đầu vào. Đầu ra là:
- XOR: 1 nếu có số lẻ đầu vào bằng 1
- XNOR: 1 nếu có số chẵn đầu vào bằng 1
xor(out, a, b, c); // XOR 3 đầu vào
xnor(out, p, q, r, s); // XNOR 4 đầu vàoVí dụ (XOR 3 đầu vào):
| a | b | c | out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Các cách dùng phổ biến
| Cách dùng | Ví dụ |
|---|---|
| So sánh xem hai bit có khác nhau không | xor(diff, a, b) |
| So sánh xem hai bit có giống nhau không | xnor(same, a, b) |
| Tạo bit chẵn lẻ (số lượng bit 1 lẻ) | xor(parity, data[0], data[1], data[2], data[3]) |
| Kiểm tra bit chẵn lẻ (số lượng bit 1 chẵn) | xnor(parity, data[0], data[1], data[2], data[3]) |
Ví dụ code
module xor_xnor_demo (
input a, b,
output xor_out,
output xnor_out
);
xor(xor_out, a, b);
xnor(xnor_out, a, b);
endmoduleBảng tóm tắt
| Cổng logic | Đầu ra bằng 1 khi | Phép toán nguyên thủy | Toán tử |
|---|---|---|---|
| XOR | Đầu vào khác nhau | xor(out, a, b) | ^ |
| XNOR | Đầu vào giống nhau | xnor(out, a, b) | ~^ |
Thử thách
Thêm các cổng logic còn thiếu theo yêu cầu.
Cần làm:
- Tạo một cổng XOR có đầu ra
xor_resultvà đầu vàoxvày - Tạo một cổng XNOR có đầu ra
xnor_resultvà đầu vàoxvày
Tự làm thử
module xor_xnor_challenge (
input x,
input y,
output xor_result,
output xnor_result
);
// TODO: Thêm cổng XOR (xor_result = x ^ y)
// TODO: Thêm cổng XNOR (xnor_result = x ~^ y)
endmoduleBài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.
Tất cả bài học trong Kiến thức nền tảng
1Giới thiệu
Verilog là gìPhần cứng và phần mềmModule đầu tiênChú thíchCác mức trừu tượng hóa thiết kế4Toán tử phần 1
Toán tử số họcToán tử moduloToán tử so sánhÔn tập: phép tính đơn giảnToán tử thao tác bit7Gán và cổng logic
Gán liên tụcGán bằng toán tửCác cổng nguyên thủy tích hợp sẵnCổng AND, OR, NOTCổng XOR, XNORÔn tập: mạch cổng logic10Ra quyết định
Câu lệnh ifIf và elseÔn tập: Bộ so sánh đơn giảnCâu lệnh caseCasex và casezÔn tập: Thiết kế ALU5Các toán tử, phần 2
Toán tử logicToán tử rút gọnToán tử dịch bitToán tử nốiToán tử điều kiệnÔn tập: thử thách về toán tử11Vòng lặp
Vòng lặp forVòng lặp whileVòng lặp repeatVòng lặp vô hạnCâu lệnh vô hiệu hóaÔn tập: các mẫu vòng lặp3Hệ thống số
Biểu diễn nhị phânSố có kích thướcSố không có kích thướcSố âmCác giá trị đặc biệt X và ZÔn tập: định dạng số6Module
Cấu trúc moduleCổng đầu vào và đầu raCổng vào ra hai chiềuKhởi tạo moduleÁnh xạ cổng theo tênÁnh xạ cổng theo thứ tựÔn tập: xây dựng module9Khối thủ tục
Khối alwaysKhối initialDanh sách độ nhạyPhép gán chặnPhép gán không chặnÔn tập: always và initial12Dự án bộ ghép kênh
Thiết kế bộ ghép kênh 2 thành 1Thiết kế bộ ghép kênh 4 thành 115Bộ điều khiển đèn giao thông
Xác định các trạng tháiLogic máy trạng tháiTự luyện tập: Trình biên dịch Verilog online