Chú thích

Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 4 trên 90.

Chú thích là những ghi chú trong code mà máy tính bỏ qua. Chúng giúp giải thích code của bạn làm gì.

1. Chú thích một dòng

// Đây là chú thích (comment) trên một dòng
assign c = a & b;  // Chú thích cũng có thể nằm sau code

Máy tính bỏ qua mọi thứ sau //.

2. Chú thích nhiều dòng

/* Đây là chú thích (comment) nhiều dòng
   Chú thích có thể kéo dài qua nhiều dòng
   Hữu ích khi cần giải thích dài hơn */
assign c = a & b;

Mọi thứ nằm giữa /* và */ đều bị bỏ qua.

Thử thách

Trong thử thách này, bạn cần thêm chú thích vào một module có sẵn.

Cần làm gì:

Thêm chú thích một dòng ở đầu để giải thích module này làm gì
// This is a module called 'test'
Thêm chú thích nhiều dòng ở cuối code để giải thích bộ đếm làm gì
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Tự làm thử


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Tự kiểm tra

Bài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.

Tất cả bài học trong Kiến thức nền tảng

1Giới thiệu

4Toán tử phần 1

7Gán và cổng logic

10Ra quyết định

13Thời gian và độ trễ

16Thử thách cuối cùng

2Kiểu dữ liệu

5Các toán tử, phần 2

8Dự án bộ cộng bán phần

11Vòng lặp

14Cơ bản về testbench

17UART