Verilog là gì

Verilog là ngôn ngữ mô tả phần cứng (HDL), dùng để mô hình hóa, thiết kế và mô phỏng các mạch điện tử số, từ cổng logic đơn giản đến bộ xử lý phức tạp.

Khác với các ngôn ngữ phần mềm chạy tuần tự trên CPU, Verilog mô tả phần cứng hoạt động song song. Đây là tiêu chuẩn của ngành trong thiết kế FPGA và ASIC, được dùng trong các công cụ như ModelSim, Vivado và Quartus.

Trong khóa học này, bạn sẽ học Verilog từ những kiến thức cơ bản, bắt đầu với đầu ra mô phỏng đơn giản, sau đó xây dựng các mạch tổ hợp và mạch tuần tự, rồi thiết kế các module thực tế như bộ đếm, thanh ghi dịch và giao diện UART.