Toán tử so sánh
Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 21 trên 90.
Các toán tử so sánh so sánh hai giá trị và trả về 1 (đúng) hoặc 0 (sai).
Các toán tử so sánh có sẵn
| Toán tử | Ý nghĩa |
|---|---|
== | Bằng |
!= | Không bằng |
> | Lớn hơn |
< | Nhỏ hơn |
>= | Lớn hơn hoặc bằng |
<= | Nhỏ hơn hoặc bằng |
Ví dụ code
module comparison_demo;
reg [3:0] a, b;
reg result;
initial begin
a = 5;
b = 3;
result = (a == b);
$display("5 == 3 : %d", result); // 0 (sai)
result = (a != b);
$display("5 != 3 : %d", result); // 1 (đúng)
result = (a > b);
$display("5 > 3 : %d", result); // 1 (đúng)
result = (a < b);
$display("5 < 3 : %d", result); // 0 (sai)
result = (a >= 5);
$display("5 >= 5 : %d", result); // 1 (đúng)
result = (a <= 3);
$display("5 <= 3 : %d", result); // 0 (sai)
$finish;
end
endmoduleĐầu ra:
5 == 3 : 0
5 != 3 : 1
5 > 3 : 1
5 < 3 : 0
5 >= 5 : 1
5 <= 3 : 0Sử dụng phép so sánh trong điều kiện
Phép so sánh thường được dùng trong câu lệnh if:
if (count == 10)
$display("Reached maximum");
if (value > threshold)
$display("Value is too high");Ghi chú quan trọng
- Kết quả so sánh là giá trị 1 bit (0 hoặc 1)
- Phép so sánh hoạt động với mọi độ rộng bit
- Hãy cẩn thận với
==và!=khi tín hiệu chứa X hoặc Z (chúng trả về X nếu các bit chưa xác định có thể làm thay đổi kết quả)
Thử thách
Viết các biểu thức so sánh đúng cho từng yêu cầu.
Cần làm:
- Kiểm tra xem
acó bằngbkhông và lưu kết quả vàoeq - Kiểm tra xem
acó lớn hơnbkhông và lưu kết quả vàogt - Kiểm tra xem
acó nhỏ hơn hoặc bằngbkhông và lưu kết quả vàole
Tự làm thử
module comparison_challenge;
reg [3:0] a, b;
reg eq, gt, le;
initial begin
a = 4'd7;
b = 4'd7;
eq = ______; // a bằng b
gt = ______; // a lớn hơn b
le = ______; // a nhỏ hơn hoặc bằng b
$display("a = %d, b = %d", a, b);
$display("a == b : %d", eq);
$display("a > b : %d", gt);
$display("a <= b : %d", le);
$finish;
end
endmoduleBài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.
Tất cả bài học trong Kiến thức nền tảng
1Giới thiệu
Verilog là gìPhần cứng và phần mềmModule đầu tiênChú thíchCác mức trừu tượng hóa thiết kế4Toán tử phần 1
Toán tử số họcToán tử moduloToán tử so sánhÔn tập: phép tính đơn giảnToán tử thao tác bit7Gán và cổng logic
Gán liên tụcGán bằng toán tửCác cổng nguyên thủy tích hợp sẵnCổng AND, OR, NOTCổng XOR, XNORÔn tập: mạch cổng logic10Ra quyết định
Câu lệnh ifIf và elseÔn tập: Bộ so sánh đơn giảnCâu lệnh caseCasex và casezÔn tập: Thiết kế ALU5Các toán tử, phần 2
Toán tử logicToán tử rút gọnToán tử dịch bitToán tử nốiToán tử điều kiệnÔn tập: thử thách về toán tử11Vòng lặp
Vòng lặp forVòng lặp whileVòng lặp repeatVòng lặp vô hạnCâu lệnh vô hiệu hóaÔn tập: các mẫu vòng lặp3Hệ thống số
Biểu diễn nhị phânSố có kích thướcSố không có kích thướcSố âmCác giá trị đặc biệt X và ZÔn tập: định dạng số6Module
Cấu trúc moduleCổng đầu vào và đầu raCổng vào ra hai chiềuKhởi tạo moduleÁnh xạ cổng theo tênÁnh xạ cổng theo thứ tựÔn tập: xây dựng module9Khối thủ tục
Khối alwaysKhối initialDanh sách độ nhạyPhép gán chặnPhép gán không chặnÔn tập: always và initial12Dự án bộ ghép kênh
Thiết kế bộ ghép kênh 2 thành 1Thiết kế bộ ghép kênh 4 thành 115Bộ điều khiển đèn giao thông
Xác định các trạng tháiLogic máy trạng tháiTự luyện tập: Trình biên dịch Verilog online