Biểu diễn nhị phân
Thuộc phần Kiến thức nền tảng trong hành trình Verilog của Coddy. Bài học 13 trên 90.
Trong Verilog, chúng ta làm việc với các mạch số chỉ hiểu 0 và 1. Chúng được biểu diễn dưới dạng nhị phân.
Hệ nhị phân chỉ dùng hai chữ số: 0 và 1. Mỗi chữ số nhị phân được gọi là một bit.
| Thập phân | Nhị phân | Bit |
|---|---|---|
| 0 | 0 | 1 bit |
| 1 | 1 | 1 bit |
| 2 | 10 | 2 bit |
| 3 | 11 | 2 bit |
| 4 | 100 | 3 bit |
| 5 | 101 | 3 bit |
Viết số nhị phân trong Verilog
Để viết số nhị phân trong Verilog, hãy dùng tiền tố 'b:
4'b1010 // 4-bit binary 1010 (decimal 10)
8'b11110000 // Số nhị phân 8 bit 11110000 (hệ thập phân 240)
2'b01 // 2-bit binary 01 (decimal 1)Số đứng trước 'b cho Verilog biết giá trị có bao nhiêu bit.
Cách chuyển đổi số thập phân sang số nhị phân
Liên tục chia số thập phân cho 2 rồi đọc các số dư theo thứ tự từ dưới lên trên.
Ví dụ: Chuyển 9 sang hệ nhị phân
| Bước | Phép chia | Thương | Số dư |
|---|---|---|---|
| 1 | 9 ÷ 2 | 4 | 1 |
| 2 | 4 ÷ 2 | 2 | 0 |
| 3 | 2 ÷ 2 | 1 | 0 |
| 4 | 1 ÷ 2 | 0 | 1 |
Đọc các số dư từ cuối đến đầu: 1001
9 = 4'b1001
Ví dụ bằng code
module binary_example;
reg [3:0] a;
initial begin
a = 4'b1010; // Binary 1010 = decimal 10
$display("a = %b (binary)", a);
$display("a = %d (decimal)", a);
$display("a = %h (hex)", a);
$finish;
end
endmoduleĐầu ra:
a = 1010 (binary)
a = 10 (decimal)
a = a (hex)Thử thách
Hoàn thành đoạn code bằng cách viết các giá trị nhị phân còn thiếu.
Cần làm:
- Viết số nhị phân cho số thập phân 5 (4 bit)
- Viết số nhị phân cho số thập phân 14 (4 bit)
Tự làm thử
module binary_challenge;
reg [3:0] a, b;
initial begin
// Viết số nhị phân của số thập phân 5 (4 bit)
a = 4'b______;
// Write binary for decimal 14 (4 bits)
b = 4'b______;
$display("5 = %b", a);
$display("14 = %b", b);
$finish;
end
endmoduleBài học này có một bài trắc nghiệm ngắn. Bắt đầu bài học để trả lời và theo dõi tiến độ.
Tất cả bài học trong Kiến thức nền tảng
1Giới thiệu
Verilog là gìPhần cứng và phần mềmModule đầu tiênChú thíchCác mức trừu tượng hóa thiết kế4Toán tử phần 1
Toán tử số họcToán tử moduloToán tử so sánhÔn tập: phép tính đơn giảnToán tử thao tác bit7Gán và cổng logic
Gán liên tụcGán bằng toán tửCác cổng nguyên thủy tích hợp sẵnCổng AND, OR, NOTCổng XOR, XNORÔn tập: mạch cổng logic10Ra quyết định
Câu lệnh ifIf và elseÔn tập: Bộ so sánh đơn giảnCâu lệnh caseCasex và casezÔn tập: Thiết kế ALU5Các toán tử, phần 2
Toán tử logicToán tử rút gọnToán tử dịch bitToán tử nốiToán tử điều kiệnÔn tập: thử thách về toán tử11Vòng lặp
Vòng lặp forVòng lặp whileVòng lặp repeatVòng lặp vô hạnCâu lệnh vô hiệu hóaÔn tập: các mẫu vòng lặp3Hệ thống số
Biểu diễn nhị phânSố có kích thướcSố không có kích thướcSố âmCác giá trị đặc biệt X và ZÔn tập: định dạng số6Module
Cấu trúc moduleCổng đầu vào và đầu raCổng vào ra hai chiềuKhởi tạo moduleÁnh xạ cổng theo tênÁnh xạ cổng theo thứ tựÔn tập: xây dựng module9Khối thủ tục
Khối alwaysKhối initialDanh sách độ nhạyPhép gán chặnPhép gán không chặnÔn tập: always và initial12Dự án bộ ghép kênh
Thiết kế bộ ghép kênh 2 thành 1Thiết kế bộ ghép kênh 4 thành 115Bộ điều khiển đèn giao thông
Xác định các trạng tháiLogic máy trạng tháiTự luyện tập: Trình biên dịch Verilog online
Kiểm tra một phép chuyển đổi: Công cụ chuyển đổi hệ cơ số