Hardware e software a confronto
Fa parte della sezione Fondamenti del percorso Verilog di Coddy. Lezione 2 di 90.
Scriviamo codice sia per il software che per l'hardware, ma funzionano in modo completamente diverso! Capire queste differenze è fondamentale per pensare come un progettista hardware.
Il software viene eseguito passo dopo passo. L'hardware esegue tutto contemporaneamente.
Software (C, Python, Java):
- Fa una cosa, poi la successiva
- Le variabili appaiono e scompaiono
- Il tempo è approssimativo
Hardware (Verilog):
- Fa molte cose contemporaneamente
- I circuiti esistono per sempre
- Il tempo è esatto
Esempio: Un sito web si carica passo dopo passo. Un interruttore della luce si accende all’istante. Questa è la differenza.
Perché è importante: Quando scrivi Verilog, descrivi un circuito che funziona in parallelo, per sempre, con tempistiche precise.
Provalo tu
Questa lezione non include una sfida di codice.
Mettiti alla provaQuesta lezione include un breve quiz. Inizia la lezione per rispondere e tenere traccia dei tuoi progressi.
Tutte le lezioni di Fondamenti
1Introduzione
Cos'è VerilogHardware e software a confrontoIl tuo primo moduloCommentiLivelli di astrazione della progettazione4Operatori - Parte 1
Operatori aritmeticiOperatore moduloOperatori di confrontoRiepilogo - Matematica sempliceOperatori bitwise7Assegnazioni e porte
Assegnazione continuaAssegnazioni con operatoriPrimitive di porte integratePorte AND, OR e NOTPorte XOR e XNORRiepilogo: circuito con porte logiche10Decisioni
Istruzione ifIf-ElseRiepilogo - Comparatore sempliceIstruzione caseCasex e casezRiepilogo - Progettazione di una ALU5Operatori Parte 2
Operatori logiciOperatori di riduzioneOperatori di scorrimentoOperatore di concatenazioneOperatore condizionaleRiepilogo - Sfida sugli operatori3Sistema numerico
Rappresentazione binariaNumeri con dimensione specificataNumeri senza dimensione specificataNumeri negativiValori speciali X e ZRiepilogo - Formati numerici6Moduli
Struttura di un moduloPorte di input e outputPorte InoutIstanziazione di un moduloMappatura delle porte per nomeMappatura delle porte per ordineRiepilogo - Costruire un modulo9Blocchi procedurali
Blocco alwaysBlocco initialLista di sensibilitàAssegnazione bloccanteAssegnazione non bloccanteRiepilogo: always vs initial12Progetto Multiplexer
Progettazione di un mux da 2 a 1Progettazione di un mux da 4 a 1
Uso dell'istruzione caseEsercitati da solo: Compilatore Verilog online