Macchina a stati

Fa parte della sezione Fondamenti del percorso Verilog di Coddy. Lezione 88 di 90.

Sfida

Una macchina a stati è un circuito che può trovarsi in uno di diversi stati. Per UART, abbiamo stati diversi per ogni bit: inattivo, avvio, bit di dati da 0 a 7 e stop. Il contatore dei bit (cnt) ci indica in quale stato ci troviamo. In base a cnt, decidiamo quale valore inviare sulla linea tx.

Hai il contatore dei bit della lezione precedente. Devi modificarlo per farlo funzionare come trasmettitore UART.

Valori dei bit da inviare (per la lettera 'A')

cnt	valore tx
0	1
1	0
2	1
3	0
4	0
5	0
6	0
7	0
8	1
9	0
10	1

Cosa fare

Aggiungi un input chiamato start
Aggiungi un output reg chiamato tx
Nel blocco initial, imposta tx = 1 (livello alto in stato inattivo)
Modifica la logica del contatore:
- Quando cnt == 0 e start == 1, imposta cnt <= 1 (inizia la trasmissione)
- Quando cnt è compreso tra 1 e 9, incrementalo: cnt <= cnt + 1
- Quando cnt == 10, azzeralo a 0

Provalo tu

module uart_tx (
  input clk,
  output reg [3:0] cnt
);

  initial begin
    cnt = 0;
  end

  always @(posedge clk) begin
      cnt <= cnt + 1;
  end

endmodule