Riepilogo - Controllo dei tempi

// TODO: Aggiungi la direttiva timescale (1ns / 1ps)


module timing_challenge;
  reg clk;
  reg a, b;
  wire out;
  
  initial begin
    clk = 0;
  end
  
  // TODO: Genera un clock che cambi stato ogni 5 unità di tempo
  
  
  // TODO: Aggiungi una porta AND con un ritardo di 3 unità di tempo (ingressi a, b, uscita out)
  
  
  initial begin
    $monitor("Time %0t: clk=%b, a=%b, b=%b, out=%b", $time, clk, a, b, out);
    
    a = 1;
    
    // TODO: Usa un ritardo nell'assegnazione per assegnare a a b dopo 2 unità di tempo
    // Leggi a ora e assegnalo a b dopo 2 unità di tempo
    
    
    #20;
    $finish;
  end
endmodule