Struttura di un modulo

Un modulo è l'elemento fondamentale di Verilog. Ogni progetto è composto da moduli collegati tra loro per formare sistemi più grandi.

Un modulo è un componente hardware con:

• Un nome
• Ingressi (segnali in entrata)
• Uscite (segnali in uscita)
• Logica interna (cosa fa il modulo)

Immagina un modulo come un chip con pin e circuiti interni.

Struttura di base di un modulo

Ogni modulo segue questa struttura:

module module_name (
  input  signals,
  output signals
);
  
  // Dichiarazioni interne (wires, regs, ecc.)
  // Logica (istruzioni assign, blocchi always, ecc.)
  
endmodule

Parti di un modulo

Esempio di modulo semplice

module and_gate (
  input a,
  input b,
  output c
);
  assign c = a & b;
endmodule

Questo modulo:

• Si chiama and_gate
• Ha due ingressi (a, b)
• Ha un’uscita (c)
• Contiene un’istruzione assign che definisce la logica

Regole per la struttura dei moduli

1. È prassi comune avere un modulo per file
2. Il nome del modulo dovrebbe descriverne la funzione
3. Le porte sono elencate tra parentesi dopo il nome

1. Gli ingressi sono sempre input (non si possono scrivere all'interno)
2. Le uscite sono output (possono essere reg o wire)
3. <strong>endmodule</strong> deve chiudere il modulo