Uso dell'istruzione case

Fa parte della sezione Fondamenti del percorso Verilog di Coddy. Lezione 66 di 90.

Sfida

Realizza un multiplexer 4 a 1 usando un'istruzione case invece di if-else.

Tabella della verità

sel	out
00	out = in0
01	out = in1
10	out = in2
11	out = in3

Cosa fare:

Crea un modulo denominato mux4to1_case
Aggiungi gli ingressi in0, in1, in2, in3 (1 bit ciascuno)
Aggiungi l'ingresso sel (2 bit)
Aggiungi l'uscita out (1 bit, di tipo reg)
Aggiungi un blocco always @(*)
Al suo interno, aggiungi un'istruzione case (sel)
Aggiungi i casi 2'b00, 2'b01, 2'b10, 2'b11
Aggiungi un caso default
Concludi con endcase e endmodule

Provalo tu

// TODO: Crea un modulo chiamato mux4to1_case

// TODO: Aggiungi gli ingressi: in0, in1, in2, in3 (1 bit ciascuno)

// TODO: Aggiungi l'ingresso sel (2 bit)

// TODO: Aggiungi l'uscita out (di tipo reg)

// TODO: Aggiungi il blocco always @(*)

// TODO: Aggiungi case (sel)

// TODO: Aggiungi il caso 2'b00: out = in0;

// TODO: Aggiungi il caso 2'b01: out = in1;

// TODO: Aggiungi il caso 2'b10: out = in2;

// TODO: Aggiungi il caso 2'b11: out = in3;

// TODO: Aggiungi default: out = in0;

// TODO: Aggiungi endcase

// TODO: Aggiungi endmodule

Tutte le lezioni di Fondamenti

Esercitati da solo: Compilatore Verilog online