Kommentare

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 4 von 90.

Comments sind Notizen in deinem Code, die der computer ignored. Sie helfen dabei zu erklären, was dein Code tut.

1. Single-line comment

// Dies ist ein einzeiliger Kommentar
assign c = a & b;  // Kommentare können auch nach dem Code stehen

Alles nach // wird vom computer ignored.

2. Mehrzeiliger Kommentar

/* Dies ist ein mehrzeiliger Kommentar
   Er kann sich über mehrere Zeilen erstrecken
   Nützlich für längere Erklärungen */
assign c = a & b;

Alles zwischen /* und */ wird ignoriert.

Aufgabe

In dieser Herausforderung musst du einem bestehenden module comments hinzufügen.

Was ist zu tun:

Füge oben einen single-line comment hinzu, der erklärt, was das module tut
// This is a module called 'test'
Füge am Ende des Codes einen multi-line comment hinzu, der erklärt, was der counter tut
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Probier es selbst


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Teste dich selbst

Diese Lektion enthält ein kurzes Quiz. Starte die Lektion, um es zu beantworten und deinen Fortschritt zu speichern.

Alle Lektionen in Grundlagen

1Einführung

4Operators Part 1

7Assign And Gates

10Decision Making

13Timing And Delays

16Final Challenges