Decoder-Design

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 85 von 90.

Aufgabe

Ein decoder nimmt eine Binärzahl als Eingabe entgegen und schaltet basierend auf dieser Zahl genau einen Ausgang ein. Der Ausgang, der eingeschaltet wird, wird als "One-Hot" bezeichnet, da nur ein Bit "hot" (1) ist und alle others "cold" (0) sind.

Wahrheitstabelle (2-zu-4-Decoder)

Eingabe (in)	out0	out1	out2	out3
00	1	0	0	0
01	0	1	0	0
10	0	0	1	0
11	0	0	0	1

Modulschnittstelle

Port	Richtung	Breite	Beschreibung
`in`	`input`	2 Bits	Binäreingabe (0 bis 3)
`out0`	`output`	1 Bit	Aktiv, wenn `in = 00`
`out1`	`output`	1 Bit	Aktiv, wenn `in = 01`
`out2`	`output`	1 Bit	Aktiv, wenn `in = 10`
`out3`	`output`	1 Bit	Aktiv, wenn `in = 11`

Ihre Aufgabe ist es, das unten stehende module mithilfe einer case-Anweisung zu vervollständigen.

Was zu tun ist:

Wenn in = 2'b00, out0 = 1, alle anderen 0
Wenn in = 2'b01, out1 = 1, alle anderen 0
Wenn in = 2'b10, out2 = 1, alle anderen 0
Wenn in = 2'b11, out3 = 1, alle anderen 0

Probier es selbst

module decoder (
  input [1:0] in,
  output reg out0,
  output reg out1,
  output reg out2,
  output reg out3
);
  
  // TODO: Füge always @(*)-Block mit case (in) hinzu
  // 2'b00: out0=1, andere 0
  // 2'b01: out1=1, andere 0
  // 2'b10: out2=1, andere 0
  // 2'b11: out3=1, andere 0

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-ZählerDecoder-DesignSchieberegister