4-Bit-Zähler

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 84 von 90.

Aufgabe

Baue einen 4-Bit-Zähler, der von 0 bis 15 zählt und danach wieder bei 0 beginnt.

Modulschnittstelle

Port	Richtung	Breite	Beschreibung
`clk`	input	1 Bit	Taktsignal
`reset`	input	1 Bit	Zähler auf 0 zurücksetzen
`count`	output	4 Bits	Aktueller Zählerwert

Wahrheitstabelle

Taktzyklus	count
Nach Reset	0
1	1
2	2
...	...
15	15
16	0 (Überlauf)

Deine Aufgabe ist es, das folgende Modul zu vervollständigen.

Was zu tun ist:

Bei reset, setze count auf 0
Erhöhe count bei jeder steigenden Taktflanke um 1
Wenn count 15 erreicht, sollte die nächste Erhöhung wieder bei 0 beginnen

Probier es selbst

module counter (
  input clk,
  input reset,
  output reg [3:0] count
);
  
  // TODO: Füge always-Block mit posedge clk und posedge reset hinzu
  // Bei Reset: count <= 0
  // Ansonsten: count <= count + 1

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-ZählerDecoder-Design Schieberegister