4-Bit-Zähler

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 84 von 90.

Aufgabe

Erstelle einen 4-Bit-Zähler, der von 0 bis 15 zählt und anschließend wieder auf 0 zurückspringt.

Modulschnittstelle

Anschluss	Richtung	Breite	Beschreibung
`clk`	Eingang	1 Bit	Taktsignal
`reset`	Eingang	1 Bit	Zähler auf 0 zurücksetzen
`count`	Ausgang	4 Bits	Aktueller Zählerwert

Wahrheitstabelle

Taktzyklus	count
Nach dem Zurücksetzen	0
1	1
2	2
...	...
15	15
16	0 (springt zurück)

Deine Aufgabe ist es, das folgende Modul zu vervollständigen.

Aufgabe:

Setze count bei reset auf 0
Erhöhe count bei jeder steigenden Taktflanke um 1
Wenn count 15 erreicht, soll die nächste Erhöhung auf 0 zurückspringen

Probier es selbst

module counter (
  input clk,
  input reset,
  output reg [3:0] count
);
  
  // TODO: always-Block mit posedge clk und posedge reset hinzufügen
  // Bei Reset: count <= 0
  // Andernfalls: count <= count + 1

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Ihr erstes Modul Kommentare Abstraktionsebenen des Designs

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – einfache Mathematik Bitweise Operatoren

7Zuweisungen und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Grundelemente UND-, ODER- und NICHT-Gatter XOR- und XNOR-Gatter Rückblick – Logikgatter-Schaltung

10Entscheidungsfindung

If-Anweisung If – Else Rückblick – Einfacher Komparator Case-Anweisung Casex und Casez Rückblick – ALU-Entwurf

13Zeitsteuerung und Verzögerungen

Was sind Verzögerungen?Gatterverzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Zeitsteuerung

16Abschließende Herausforderungen

4-Bit-ZählerDecoder-Entwurf Schieberegister

Übe selbstständig: Online-Verilog-Compiler