Negative Numbers

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 16 von 90.

In Verilog werden negative Zahlen im two's complement-Format dargestellt. two's complement ist eine Möglichkeit, sowohl positive als auch negative Zahlen binär darzustellen. Das höchstwertige Bit (MSB) gibt das Vorzeichen an:

0 = positive Zahl
1 = negative Zahl

So berechnest du Two's Complement

Um das two's complement einer Zahl zu bestimmen:

Schreibe die positive Zahl binär
Kehre alle bit um (0 wird zu 1, 1 wird zu 0)
Addiere 1

Beispiel: -5 in 4 Bit darstellen

Schritt	Operation	Ergebnis
1	Positive 5 im Binärsystem	0101
2	Alle Bits umkehren	1010
3	1 addieren	1011

-5 im 4-Bit-Zweierkomplement ist <strong>4'b1011</strong>

Negative Zahlen in Verilog schreiben

Du kannst negative Zahlen direkt im Dezimalformat schreiben:

reg signed [3:0] a;
a = -5;        // Verilog verwendet automatisch das Zweierkomplement

Bei binären Zahlen mit fester Breite musst du den Wert im two's complement schreiben:

a = 4'b1011;   // This is -5 in 4-bit two's complement

Vorzeichenbehaftet vs. vorzeichenlos

Standardmäßig behandelt Verilog Zahlen als vorzeichenlos. Um mit negativen Zahlen zu arbeiten, deklariere Signale als signed:

reg signed [3:0] negative;   // Kann -8 bis 7 speichern
reg [3:0] positive;          // Kann 0 bis 15 speichern

Bereich vorzeichenbehafteter Zahlen

Für N Bits kann eine vorzeichenbehaftete Zahl Folgendes darstellen:

Minimum: -2^(N-1)
Maximum: 2^(N-1) - 1

Bits	Bereich
4 Bits	-8 bis 7
8 Bits	-128 bis 127
16 Bits	-32768 bis 32767

Wichtige Hinweise

Verwende das Schlüsselwort signed, um die Verarbeitung negativer Zahlen zu aktivieren
Ohne signed behandelt Verilog alle Werte als positiv

Die Zweierkomplement-Arithmetik funktioniert automatisch bei der Verwendung von signed
Das MSB bestimmt das Vorzeichen: 1 = negative, 0 = positive

Aufgabe

Vervollständige den Code, indem du die richtigen Zweierkomplementwerte einträgst.

Was zu tun ist:

Setze a mithilfe des 4-Bit-Binär-Zweierkomplements auf -3.
Setze b mithilfe des 4-Bit-Binär-Zweierkomplements auf -8.
Setze c mithilfe des 4-Bit-Binär-Zweierkomplements auf -1.

Probier es selbst

module negative_challenge;
  reg signed [3:0] a, b, c;
  
  initial begin
    a = 4'b______;   // -3 in 4-bit two's complement
    b = 4'b______;   // -8 in 4-bit two's complement
    c = 4'b______;   // -1 in 4-bit two's complement
    
    $display("a = %d", a);
    $display("b = %d", b);
    $display("c = %d", c);
    $finish;
  end
endmodule