Timing der Übergänge

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 81 von 90.

Aufgabe

In dieser Lektion fügen Sie die Counter-Logik hinzu, die steuert, wie lange jede Ampelphase aktiv bleibt. Der Zähler zählt von einem vorgegebenen Wert herunter auf Null und löst dann den nächsten Zustandswechsel aus.

Zeitvorgaben

Zustand	Dauer	Zählerwert
Green	30 Sekunden	30
Yellow	10 Sekunden	10
Red	40 Sekunden	40

Funktionsweise des Zählers

Wenn ein Zustand beginnt, wird der Zähler mit dem Wert der Dauer geladen
Bei jedem Taktimpuls verringert sich der Zähler um 1
Wenn der Zähler 0 erreicht, ist es Zeit, in den nächsten Zustand zu wechseln

Ihre Aufgabe ist es, die fehlende Counter-Logik zur Zustandsmaschine hinzuzufügen.

Was zu tun ist:

Fügen Sie eine Deklaration für reg [5:0] counter hinzu
Setzen Sie bei einem Reset counter auf 0
Wenn counter == 0 gilt:
- Laden Sie die Dauer des nächsten Zustands in den Zähler
- Wechseln Sie in den nächsten Zustand
Verringern Sie andernfalls den Zähler bei jedem Takt um 1

Probier es selbst

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;
  // TODO: Counter-Register deklarieren (6 Bits)
  

  // Ausgabezuweisungen
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // Zustandsmaschine mit Timing
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      state <= 2;      // Starte bei Rot
      // TODO: Counter auf 0 setzen
      
    end else begin
      if (counter == 0) begin
        case (state)
          0: begin
            state <= 1;
            // TODO: Counter für Gelb laden (10 Sekunden)
            
          end
          1: begin
            state <= 2;
            // TODO: Counter für Rot laden (40 Sekunden)
            
          end
          2: begin
            state <= 0;
            // TODO: Counter für Grün laden (30 Sekunden)
            
          end
        endcase
      end else begin
        // TODO: Counter um 1 dekrementieren
        
      end
    end
  end

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-Zähler Decoder-Design Schieberegister