Menu
Coddy logo textTech

Timing The Transitions

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 81 von 90.

challenge icon

Aufgabe

In dieser Lektion fügst du die Zählerlogik hinzu, die steuert, wie lange jedes Licht eingeschaltet bleibt. Der Zähler zählt von einem voreingestellten Wert bis auf null herunter und löst dann den nächsten Zustandswechsel aus.

Zeitvorgaben

StateDauerZählerwert
Green30 Sekunden30
Yellow10 Sekunden10
Red40 Sekunden40

So funktioniert der Zähler

  1. Wenn ein Zustand beginnt, wird der Zähler mit dem Dauerwert geladen
  2. Bei jedem Takt wird der Zähler um 1 verringert
  3. Wenn der Zähler 0 erreicht, ist es Zeit, zum nächsten Zustand zu wechseln

Deine Aufgabe besteht darin, die fehlende Zählerlogik zur Zustandsmaschine hinzuzufügen.

Was zu tun ist:

  1. Füge eine Deklaration reg [5:0] counter hinzu
  2. Setze counter beim Zurücksetzen auf 0
  3. Wenn counter == 0 gilt:
    • Lade die Dauer des nächsten Zustands in den Zähler
    • Wechsle zum nächsten Zustand
  4. Verringere andernfalls den Zähler bei jedem Takt um 1

Probier es selbst

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;
  // TODO: counter-Register deklarieren (6 Bits)
  

  // Ausgabezuweisungen
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // Zustandsmaschine mit Timing
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      state <= 2;      // Starte bei Red
      // TODO: counter auf 0 setzen
      
    end else begin
      if (counter == 0) begin
        case (state)
          0: begin
            state <= 1;
            // TODO: counter für Yellow laden (10 Sekunden)
            
          end
          1: begin
            state <= 2;
            // TODO: counter für Red laden (40 Sekunden)
            
          end
          2: begin
            state <= 0;
            // TODO: counter für Green laden (30 Sekunden)
            
          end
        endcase
      end else begin
        // TODO: counter um 1 dekrementieren
        
      end
    end
  end

endmodule

Alle Lektionen in Grundlagen

Übe selbstständig: Online-Verilog-Compiler