Wiederholung – Einfache Mathematik

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 22 von 90.

Aufgabe

Vervollständige den Code, indem du die korrekten Arithmetik- und Vergleichsausdrücke schreibst.

Was zu tun ist:

Berechne a + b und speichere es in add
Berechne a - b und speichere es in sub
Berechne a * b und speichere es in mul
Berechne a / b und speichere es in div
Berechne a % b und speichere es in mod
Prüfe, ob a größer als b ist, und speichere es in gt
Prüfe, ob a gleich b ist, und speichere es in eq

Probier es selbst

module simple_math_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div, mod;
  reg gt, eq;
  
  initial begin
    a = 4'd13;
    b = 4'd4;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    mod = ______;   // a % b
    gt  = ______;   // a > b
    eq  = ______;   // a == b
    
    $display("13 + 4 = %d", add);
    $display("13 - 4 = %d", sub);
    $display("13 * 4 = %d", mul);
    $display("13 / 4 = %d", div);
    $display("13 %% 4 = %d", mod);
    $display("13 > 4  = %d", gt);
    $display("13 == 4 = %d", eq);
    $finish;
  end
endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator VergleichsoperatorenWiederholung – Einfache MathematikBitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-Zähler Decoder-Design Schieberegister